3D IC-designløsninger

3D IC-design er et nyt designparadigme drevet af det faldende afkast af IC-teknologiskalering. 3D IC-design udnytter nye avancerede emballageteknologier, der muliggør integration af en eller flere chipletter i en enkelt pakke. Chipletter er integrerede kredsløb (IC) optimeret til integration i en enkelt pakke.

3D IC-design kræver problemfri integration af ECAD/MCAD-værktøjer med flere domæner inden for en stærkt integreret designplatform, kaldet 3D IC-arbejdsgange. Ved hjælp af Siemens brede portefølje af førende EDA- og MCAD-værktøjer tilbydes et omfattende sæt arbejdsgange, der spænder over spektret fra nedbrydning på systemniveau til produktionsoverdragelse for at give kunderne mulighed for at designe disse komplekse, chipletbaserede designs.

3D IC-arbejdsgange kræver også tæt integration med et omfattende sæt designsæt for at muliggøre design, integration og samling af chipletbaserede 3D IC-designs. For at muliggøre et chiplet-økosystem har Siemens taget lederskab i at drive de nye CDX/OCP 3D IC Design Kits (3DK) initiativer i samarbejde med andre EDA-leverandører. Siemens sponsorerer og driver aktivt indførelsen af disse nye industristandarder i JEDEC-branchestandarderorganet og er forpligtet til formelt at vedtage disse nye standarder i sine værktøjer og arbejdsgange.

3D IC-design integrerer flere matricer, såsom logik og hukommelse, i et enkelt system ved hjælp af lodret stabling (f.eks. TSV'er) eller avancerede emballageteknologier. Det involverer partitionering af funktionalitet i chipletter, definition af die-to-die-sammenkoblinger og optimering af systemets PPA og omkostninger. I modsætning til traditionelt 2D SoC-design kræver 3D IC-design verifikation på systemniveau af tilslutningsmuligheder, signal- og strømintegritet, termisk adfærd og mekanisk belastning på tværs af hele stakken. Da Moores lov går langsommere, er 3D IC-design afgørende for at muliggøre højere ydelse, båndbredde og energieffektivitet for at imødekomme kravene til AI-/HPC-applikationer.

Siemens Innovator3D IC™ er et sæt samlede løsninger til 2.5D/3D IC og chipletbaseret design. Innovator3D IC Integrator forbinder tidlig systemudforskning, planlægning, 3D-design og implementering, multifysikanalyse og multi-die-signoff, hvilket gør det muligt for teams at designe, validere og optimere 3D IC-systemer fra koncept til silicium.

Siemens' Innovator3D IC-løsninger understøtter 3D IC og chipletbaserede designs gennem en samlet, systemdrevet platform, der forbinder arkitektur, design, analyse, verifikation og test på tværs af hele multi-die-systemet. Det muliggør tidlig STCO, samlet designiplementering, multifysikanalyse på systemniveau, multi-die-verifikation og signoff og integreret DFT- og udbytteoptimering. Ved at forbinde disse arbejdsgange gennem en konsekvent digital 3D-tvilling hjælper Innovator3D IC-løsninger teams med at identificere risici tidligere, optimere PPA på systemniveau og reducere dyre redesigncyklusser.

Innovator3D IC-løsninger er bygget på et åbent og interoperabelt økosystem med bred standardunderstøttelse, herunder men ikke begrænset til 3Dblox (IEEE P3537) til 3D-designdataudveksling, UCIe og BoW til die-to-die-sammenkobling og IEEE 1838/IEEE 1687 til multi-die test og adgang. Innovator3D IC Integrator cockpit understøtter forskellige designformater såsom GDSII, LEF/DEF, Verilog, ODB++, CSV osv.

Cockpit Innovator3D IC Integrator er designet til at udvide og integrere med eksisterende designmiljøer. Dens åbne arkitektur understøtter standardformater og samarbejder med tredjepartsværktøjer, hvilket giver teams mulighed for at vedtage 3D IC-funktioner på systemniveau uden at forstyrre etablerede siliciumdesignstrømme.

Siemens tilbyder klassens bedste pakkeplanlægning og 3D-stakvalideringsværktøjer i 3D IC-designarbejdsgange. Den integrerede elektriske og pålidelighedsarbejdsproces understøtter tidlig forudsigelse, in-design og signoff-analyse af flerlags 2,5/3D-design. Testarbejdsprocesserne letter samarbejdet mellem pakke-/chiplet-designteamene og DFT/testteamene og udnytter den bedste Siemens multi-die DFT-værktøjspakke i klassen.

3D IC-teknologi giver systemdesigneren næsten ubegrænset fleksibilitet til at opdele deres design i chipletter, der hver er optimeret i en IC-teknologiknude, der er bedst egnet til hver funktion. Arkitektonisk planlægning og designarbejdsgange letter samarbejdet mellem system/RTL-designteamene med pakke-/chiplet-designteamene, der udnytter forudsigelig analyse til effektivt at finde en optimal arkitektur, inden der implementeres dyr og tidskrævende designimplantation på potentielt ikke-optimalt eller patologisk design.

In-designanalyse gør det muligt for det fysiske design- og elektrisk/pålidelighedsanalyseteams at validere designet i implementeringsfaserne og fange fejl inden underskrivelseskontroller, der udføres efter færdiggørelsen af det fysiske design, hvilket undgår omarbejdning og relaterede tidsplanforsinkelser. Omhyggelig, forudgående og valideret DFT/Test-arbejdsgang muliggør rettidig testfremvisning i programmets nye produktintroduktionsfase (NPI), hvilket muliggør tidligere adgang til markedet for halvlederprodukter.