3D-integrerede kredsløb (3D IC'er) dukker op som en revolutionerende tilgang til design, fremstilling og emballering i halvlederindustrien. 3D-IC'er tilbyder betydelige fordele i størrelse, ydeevne, energieffektivitet og omkostninger og er klar til at transformere landskabet for elektroniske enheder. Med 3D-IC'er kommer der imidlertid nye design- og verifikationsudfordringer, der skal løses for at sikre en vellykket implementering.
Den primære udfordring er at sikre, at aktive chipletter i en 3D IC-samling opfører sig elektrisk som beregnet. Designere skal starte med at definere 3D-stablingen, så designværktøjerne kan forstå tilslutningsmulighederne og de geometriske grænseflader på tværs af alle komponenter i samlingen. Denne definition driver også automatisering af parasitiske koblingspåvirkninger på tværs af dyser, hvilket lægger grunden til analyse på 3D-niveau af termiske og stresspåvirkninger.
