3D IC-designløsninger

3D IC-design er et nytt designparadigme drevet av den reduserende avkastningen av IC-teknologiskalering. 3D IC-design utnytter nye avanserte emballasjeteknologier som muliggjør integrering av en eller flere chipletter i en enkelt pakke. Chiplets er integrerte kretser (IC) optimalisert for integrering i en enkelt pakke.

3D IC-design krever sømløs integrering av ECAD/MCAD-verktøy med flere domener i en svært integrert designplattform, referert til som 3D IC-arbeidsflyter. Ved å utnytte Siemens brede portefølje av ledende EDA- og MCAD-verktøy tilbys et omfattende sett med arbeidsflyter som spenner over spekteret fra nedbrytning på systemnivå til produksjonsoverlevering for å gi kundene mulighet til å designe disse komplekse, chipletbaserte designene.

3D IC-arbeidsflytene krever også tett integrasjon med et omfattende sett med designsett for å muliggjøre design, integrering og montering av chipletbaserte 3D IC-design. For å muliggjøre et chiplet-økosystem har Siemens tatt lederskap i å drive de nye CDX/OCP 3D IC Design Kits (3DK) -initiativene i samarbeid med andre EDA-leverandører. Siemens sponser og driver aktivt innføringen av disse nye bransjestandardene av JEDEC bransjestandarderorgan og er forpliktet til å formelt ta i bruk disse nye standardene i sine verktøy og arbeidsflyter.

3D IC-design integrerer flere matriser, for eksempel logikk og minne, i et enkelt system ved hjelp av vertikal stabling (f.eks. TSV) eller avansert emballasjeteknologi. Det innebærer å partisjonere funksjonalitet i chipletter, definere die-to-die-sammenkoblinger og optimalisere systemets PPA og kostnader. I motsetning til tradisjonell 2D SoC-design krever 3D IC-design verifisering på systemnivå av tilkobling, signal- og kraftintegritet, termisk oppførsel og mekanisk belastning over hele stakken. Etter hvert som Moores lov bremser, er 3D IC-design avgjørende for å muliggjøre høyere ytelse, båndbredde og energieffektivitet for å oppfylle kravene til AI-/HPC-applikasjoner.

Siemens Innovator3D IC™ er et sett med enhetlige løsninger for 2.5D/3D IC og chipletbasert design. Innovator3D IC Integrator kobler tidlig systemutforskning, planlegging, 3D-design og implementering, multifysikkanalyse og multi-die-signoff, slik at team kan designe, validere og optimalisere 3D IC-systemer fra konsept til silisium.

Siemens Innovator3D IC-løsninger støtter 3D IC og chipletbaserte design gjennom en enhetlig, systemdrevet plattform som kobler arkitektur, design, analyse, verifisering og test på tvers av hele multi-die-systemet. Det muliggjør tidlig STCO, enhetlig designiplementering, multifysikkanalyse på systemnivå, verifisering og signering av flere dier, og integrert DFT og avkastningsoptimalisering. Ved å koble disse arbeidsflytene gjennom en konsistent digital 3D-tvilling, hjelper Innovator3D IC-løsninger teamene med å identifisere risiko tidligere, optimalisere PPA på systemnivå og redusere kostbare redesignsykluser.

Innovator3D IC-løsninger er bygget på et åpent og interoperabelt økosystem med bred standardstøtte, inkludert, men ikke begrenset til, 3Dblox (IEEE P3537) for 3D-designdatautveksling, UCIe og BoW for die-to-die-sammenkobling, og IEEE 1838/IEEE 1687 for multi-die test og tilgang. Innovator3D IC Integrator cockpit støtter ulike designformater som GDSII, LEF/DEF, Verilog, ODB++, CSV, etc.

Cockpit Innovator3D IC Integrator er designet for å utvide og integrere med eksisterende designmiljøer. Den åpne arkitekturen støtter standardformater og samarbeider med tredjepartsverktøy, slik at team kan ta i bruk 3D IC-funksjoner på systemnivå uten å forstyrre etablerte silisiumdesignflyter.

Siemens tilbyr klassens beste pakkeplanlegging og 3D-stakkvalideringsverktøy i arbeidsflytene for 3D IC-design. Den integrerte elektriske arbeidsflyten og pålitelighetsarbeidsflyten støtter tidlig prediktiv analyse, inndesign og signoffanalyse av flerlags 2,5/3D-design. Testarbeidsflytene letter samarbeidet mellom pakke-/chiplet-designteamene med DFT/testteamene, og utnytter den beste Siemens multi-die DFT-verktøypakken i klassen.

3D IC-teknologi gir systemdesigneren nesten ubegrenset fleksibilitet til å dele designet i chipletter som hver er optimalisert i en IC-teknologinode som passer best for hver funksjon. Arbeidsflytene for arkitektonisk planlegging og design letter samarbeidet mellom system/RTL-designteamene med pakke-/chiplet-designteamene som utnytter prediktiv analyse for effektivt å finne en optimal arkitektur før du distribuerer dyr og tidkrevende designimplantasjon på potensielt ikke-optimal eller patologisk design.

In-design analyse gjør det mulig for de fysiske design- og elektrisk-/pålitelighetsanalyseteamene å validere designet i løpet av implementeringsfasene, og fange feil før signeringskontroller kjøres etter ferdigstillelse av den fysiske designen, og dermed unngår omarbeiding og relaterte tidsplanforsinkelser. Forsiktig, forhåndsgodkjent og validert DFT/Test-arbeidsflyt muliggjør rettidig testfremføring i løpet av den nye produktintroduksjonsfasen (NPI) i programmet, noe som muliggjør tidligere tilgang til markedet for halvlederprodukter.