Neste generasjons enheter har i økende grad komplekse arkitekturer som kobler sammen dyser vertikalt (3D IC) eller side om side (2,5D) og oppfører seg som en enkelt enhet. Tessent Multi-die-programvare leverer omfattende automatisering for svært komplekse design for testoppgaver (DFT) knyttet til disse designene.
Øk og forenkle kritiske design-for-test-oppgaver (DFT) dramatisk for neste generasjons integrerte kretser (IC-er) basert på 2,5D- og 3D-arkitekturer med Tessent Multi-die.
Tessent Multi-die gir en omfattende DFT-automatiseringsløsning for svært komplekse oppgaver knyttet til 2.5D og 3D IC-design og fungerer sømløst med Tessent TestKompress, Streaming Scan Network og IJTAG-programvare.
Tessent Multi-die integreres sømløst med andre Tessent-produkter ved hjelp av en integrert Tessent-plattform.
Raskere og enklere DFT gjør det mulig for IC-designteam å generere kompatibel maskinvare raskt. DFT-teknologi som holder tritt med flerdimensjonale design gir raskere testimplementering og optimaliserte produksjonstestkostnader.
Se mens Vidya Neerkundar, Tessent Product Manager, forklarer hvordan Tessent Multi-die muliggjør helautomatisk implementering av DFT for design som skaleres sidelengs (2,5D-enheter), er stablet oppå hverandre (3D), eller kombinerer begge konfigurasjonene og hvordan arkitekturen for hver matrise kan forbli uavhengig uavhengig av hvilken logikk som må testes i eller på tvers av matrisene.
Utforsk og leverer produktdifferensiering raskere ved hjelp av heterogen 3D-integrasjon av node- og ytelsesoptimaliserte chipletter med Siemens EDAs markedsledende 3D IC-teknologiløsning.
Står du overfor produksjonsbegrensninger med hensyn til formstørrelser? Disse avanserte designene presser allerede nåværende design-for-test-løsninger til det ytterste. I denne artikkelen skisserer vi en vei til skalerbare DFT-løsninger inn i den tredje dimensjonen for å levere et rimelig og omfattende svar på dette spørsmålet.
DFT for chipletter må være generelt for å testes frittstående og lett å teste etter montering i 2.5D/3D-enheter. Lær hvordan du bruker Tessent Multi-die og fortsatt følger standarder som IEEE 1149.1, IEEE 1500 og IEEE 1838.
AI-brikker har aggressive tid-til-marked-mål. Designere kan spare betydelig tid på DFT og silisiumopptak ved å bruke teknikkene beskrevet i denne artikkelen.
.png?auto=format%2Ccompress&w=640&h=360&fit=crop&crop=faces%2Cedges&q=60)
Lær hvordan interessenter for design for test (DFT) kan bruke Tessent Multi-die-programvare for automatisering av svært komplekse DFT-oppgaver knyttet til 2.5D- og 3D-design
Tessent Multi-die-programvaren fra Siemens EDA muliggjør automatisering for 3D-IC-er. Last ned dette faktaarket for å lære mer om Tessent Multi-die-programvare
Intels hovedingeniør Dave Dehnert snakker om å bruke Tessent Streaming Scan Network på en stor SoC.
Janusz Rajski, visepresident for ingeniørfag i Tessent-gruppen presenterer en hovedtale på European Test Symposium 2023 om rollen til silisiums livssyklusstyring i design for test (DFT).
