3D-integrerte kretser (3D ICs) dukker opp som en revolusjonerende tilnærming til design, produksjon og emballasje i halvlederindustrien. Med betydelige fordeler når det gjelder størrelse, ytelse, strømeffektivitet og kostnader, er 3D IC-er klare til å transformere landskapet til elektroniske enheter. Med 3D IC-er kommer imidlertid nye design- og verifiseringsutfordringer som må tas opp for å sikre vellykket implementering.
Den primære utfordringen er å sikre at aktive chipletter i en 3D IC-enhet oppfører seg elektrisk som beregnet. Designere må starte med å definere 3D-stablingen slik at designverktøyene kan forstå tilkoblingsmulighetene og de geometriske grensesnittene på tvers av alle komponentene i enheten. Denne definisjonen driver også automatisering av parasittiske koblingspåvirkninger på kryssdie, og legger grunnlaget for 3D-nivåanalyse av termiske og stresspåvirkninger.
