3D IC設計ソリューション

3D IC設計は、IC技術のスケーリングによる見返りの減少によって推進されている新しい設計パラダイムです。3D IC設計は、1つまたは複数のチップレットを1つのパッケージに統合できるようにする新しい高度なパッケージング技術を活用します。チップレットは、単一のパッケージに統合するために最適化された集積回路（IC）です。

3D IC設計では、3D ICワークフローと呼ばれる高度に統合された設計プラットフォーム内に、マルチドメインのECAD/MCADツールをシームレスに統合する必要があります。シーメンスの主要なEDAおよびMCADツールの幅広いポートフォリオを活用して、システムレベルの分解から製造ハンドオフまでの包括的なワークフローセットを提供して、顧客がこれらの複雑なチップレットベースの設計を設計できるようにします。

3D ICのワークフローでは、チップレットベースの3D IC設計の設計、統合、組み立てを可能にするために、包括的な設計キットとの緊密な統合も必要です。チップレットecosystem を実現するために、シーメンスは他のEDAベンダーと協力して、新しいCDX/OCP 3D IC設計キット（3DK）の取り組みを主導してきました。シーメンスは、JEDEC業界標準化団体によるこれらの新しい業界標準の採用を後援し、積極的に推進しており、これらの新しい標準をツールとワークフローに正式に採用することに取り組んでいます。

3D IC設計では、垂直スタッキング（TSVなど）または高度なパッケージング技術を使用して、ロジックやメモリなどの複数のダイを1つのシステムに統合します。これには、機能をチップレットに分割し、ダイツーダイ相互接続を定義し、システムのPPAとコストを最適化することが含まれます。従来の2D SoC設計とは異なり、3D IC設計では、スタック全体にわたる接続、信号と電力の完全性、熱的挙動、および機械的ストレスをシステムレベルで検証する必要があります。ムーアの法則が減速するにつれて、AI /HPCアプリケーションの需要を満たすために、より高いパフォーマンス、帯域幅、およびエネルギー効率を実現するには、3D IC設計が不可欠です。

シーメンInnovator3D IC™ は、2.5D/3D ICとチップレットベースの設計のための統合ソリューションのセットです。Innovator3D IC Integratorは、初期のシステム調査、計画、3D設計と実装、マルチフィジックス解析、マルチダイサインオフを結び付け、チームが3D ICシステムをコンセプトからシリコンまで設計、検証、最適化できるようにします。

シーメンスのInnovator3D ICソリューションは、マルチダイシステム全体のアーキテクチャ、設計、解析、検証、テストをつなぐ統合システム主導型プラットフォームを通じて、3D ICとチップレットベースの設計をサポートします。これにより、早期のSTCO、統一設計の実装、システムレベルのマルチフィジックス解析、マルチダイ検証とサインオフ、統合されたDFTと収量の最適化が可能になります。Innovator3D ICソリューションは、これらのワークフローを一貫した3Dデジタルツインでリンクすることで、チームがリスクを早期に特定し、システムレベルのPPAを最適化し、コストのかかる再設計サイクルを削減するのに役立ちます。

Innovator3D ICソリューションは、3D設計データ交換用の3Dblox（IEEE P3537）、ダイツーダイ相互接続用のUCieとBoW、マルチダイテストとアクセス用のIEEE 1838/IEEE 1687を含むがこれらに限定されない、幅広い標準サポートを備えたオープンで相互運用可能なecosystem 上に構築されています。Innovator3D IC Integrator コックピットは、GDSII、LEF/DEF、Verilog、ODB++、CSVなどのさまざまなデザインフォーマットをサポートしています。

コックピットのInnovator3D IC Integrator は、既存の設計環境を強化し、統合するように設計されています。そのオープンアーキテクチャは標準フォーマットをサポートし、サードパーティのツールと相互運用できるため、チームは確立されたシリコン設計フローを中断することなくシステムレベルの3D IC機能を採用できます。

シーメンスは、3D IC設計ワークフローにおいてクラス最高のパッケージプランニングと3Dスタック検証ツールを提供しています。統合された電気および信頼性ワークフローは、マルチレイヤー2.5/3D設計の早期予測、設計中、およびサインオフ分析をサポートします。テストワークフローは、クラス最高のシーメンスマルチダイDFTツールスイートを活用して、パッケージ/チップレット設計チームとDFT/テストチーム間のコラボレーションを促進します。

3D ICテクノロジーにより、システム設計者は設計をチップレットに分割する自由度がほぼ無限に広がります。チップレットは、各機能に最適なICテクノロジーノードでそれぞれ最適化されています。建築計画と設計のワークフローは、システム/RTL設計チームとパッケージ/チップレット設計チームとのコラボレーションを促進します。予測分析を活用して、最適ではない可能性のある設計や病理学的な設計に費用と時間のかかる設計を導入する前に、最適なアーキテクチャを効率的に検討します。

設計内分析により、物理設計チームと電気/信頼性分析チームは、実装段階で設計を検証し、物理設計の完了時にサインオフチェックを実行する前にエラーを検出できるため、やり直しや関連するスケジュールの遅延を回避できます。慎重で事前の検証済みのDFT/テストワークフローにより、プログラムの新製品紹介（NPI）段階でタイムリーにテストを開始できるため、半導体製品の市場への早期参入が可能になります。