Tvůrce vazeb
Generování a správa časových omezení plného čipu s více režimy na úrovni RTL nebo Gate. Automatická propagace časových omezení z nižší úrovně na horní úroveň. Analýza a vizualizace šíření hodin a dat.
Návrhové uzávěry
Portfolio softwaru Gencellicon
Platforma Gencellicon nabízí komplexní řešení s nízkou hlučností pro ověřování, generování a správu omezení SDC, což pomáhá návrhářům zefektivnit vývoj čipů. Podporuje také včasné plánování návrhu a analýzu proveditelnosti s cílem zlepšit připravenost na fyzickou implementaci.
Časové uzavření a včasná analýza proveditelnosti
Produkty Gencellicon se skládají z:
- Komplexní platforma časových omezení nabízející nástroje pro vytváření, správu, úpravu, rozpočet a ověřování omezení pro zrychlené uzavření časování.
- Metodika shift-left, která zahrnuje fyzické povědomí a umožňuje návrhářům předvídat optimální strategie rozdělení, odhadnout metriky oblasti, výkonu a výkonu a vyvinout půdorys v rané fázi.
- Inteligentní nástroj pro analýzu a vizualizaci hodin určený jak pro analýzu a ladění hodin před CTS, tak pro validaci stromu hodin po CTS. Generuje také soubory navádění stromu hodin, včetně výjimek hodin a definic skupin zkosených.
Prozkoumat produkty
Zvyšte produktivitu, používejte systematický a korektní přístup, který vede ke snížení cyklu vývoje čipů o řádově.
