Skip to main content
このページは自動翻訳を使用して表示されます。 元の英語を表示しますか？
Siemens ソリッドブルーの背景色。
ゲンセリコン

制約認証者

サインオフ制約プラットフォームは、ASICまたはFPGAフローのどの段階でも、降格、予算編成、タイミング制約の階層的等価性を提供します。制約認証機関は、基礎となるHDLに関する制約とタイミング例外を検証する包括的な機能を提供します。

エクセリコンの高度なタイミング制約機能

買収により、SoC設計者は設計を迅速に終わらせ、管理部門との制約の正確性を高めることができます。

プレスリリースを読んでください

制約認証機関を選ぶ理由

Constraints Certifierは正式なアルゴリズムを使用してタイミングの制約を検証し、設計とそれに関連するタイミング制約の両方を正確かつ詳細に分析します。フォーマルエンジンを使用して設計とSDCファイルの動作を分析することで、静的チェック方法に関連するノイズや誤った警告を減らすことができます。元のSDCに制約がない場合に備えて、設計者はインクリメンタルSDCを生成できます。関連するSDCファイルで設計者の意図を扱う場合、SVAは正確な結果を得るためにさらにシミュレーションするための要件をキャプチャできます。

よく寄せられる質問

タイミングの等価性チェックは、従来、タイミング制約同士のトップ・トゥ・ブロック・チェックと呼ばれていました。しかし、多くの場合、1つの設計の2つの異なるバージョンを同じタイミング制約ファイルと照合したり、1つの制約ファイルを2つの設計と照合したりする必要があります。Constraints Certifierは、設計に対するタイミングの制約をチェックするための包括的な機能を提供します。