より多くの機能の統合とより厳しいPPA要件によってSoC設計がますます複雑になるにつれて、設計者は機能、性能、製造性を最適化するために多くの費用と時間のかかる反復作業に直面します。
タイミング制約の開発と検証は、実装フローのあらゆる段階で重要です。設計者は、さまざまなタスクをサポートするために、さまざまな制約スタイルを作成して管理する必要があります。
チップ機能の向上に伴い、時計の設計もますます複雑になっており、分析、冗長性の排除、CTSエンジンの最適なクロックツリー構造への誘導には多大な労力が必要です。
Gencelliconスイートは、設計プロセスを自動化および加速することで、チップ開発とタイミングクロージャーにおける主要な課題に対処します。シフトレフト手法と組み合わせると、より予測可能で効率的なSoC設計サイクルが可能になり、コスト、スケジュール、設計の反復が削減されます。また、高品質のRTLサインオフが容易になり、合成やP&RからRTLに戻る手直しのリスクが最小限に抑えられます。