この強力な検証アプローチは、クラス最高のさまざまなエンジンと組み合わせることで、バグハンティング、境界チェック、完全保証の戦略を可能にします。SLECは、一般的なシミュレーションベースの検証を補完するように設計されており、改ざんを把握するためのSiemens EDA Visualizerなどのデバッグツールと統合されています。
C++/システム/RTL フォーマル
SLEC System
シーケンシャルロジックの等価性チェックを使用して、C++またはSystemCで手書きのRTLモデルと高レベルモデルの正確さを正式に検証してください。言語、タイミング、インターフェースが異なっていても、SLECシステムはC++/SystemCで手動RTLを検証し、C++とRTLが同等であることを証明します。
主な機能
C++/システム/RTLの正式な検証
設計者が高レベルの記述をRTLに移行したり、RTLの消費電力を最適化したりする場合、結果が元のものと機能的に同等かどうかを知る必要があります。SLECエンジンは、手動、高位合成（カタパルト生成）、および電力最適化RTL等価チェックのソリューションを提供します。
手作業でコーディングされたRTLでの複雑な実装を伴う最も難しい手動の形式検証の課題に。SLECシステムは、倍精度浮動小数点乗算、多加算、およびRTLでは完全にシミュレートできないその他の問題と同じくらい難しい設計の正式な証明ブロックを可能にする機能を提供します。
カタパルトのオンデマンドトレーニング
Catapult High-Level Synthesis（HLS）オンデマンドトレーニングライブラリには、エンジニアにHLSと高レベル検証を紹介するためのモジュールを含む一連の学習パスが含まれています。
ハイレベル合成検証グループ
Siemens EDA A HLSとHLVツールを使用して、設計と検証のより細かい点を議論するグループ。新しいトピック、機能、コンテンツ、技術専門家についてのディスカッションに参加してください。
HLSlibs
標準C++で実装された無料のオープンライブラリセットで、ハードウェアとソフトウェアのビットアキュレート設計が可能です。研究と設計の両方を促進するために使用できるHLSの知識と知的財産を交換するためのオープンコミュニティです。
