High-Level Verification Solutions

ステートメント、ブランチ、条件、式（FEC）、配列アクセスカバレッジのサポートを含むHLS対応のコードカバレッジに加えて、カバーグループ、カバーポイント、ビン、クロスをサポートするSystemVerilog風の機能カバレッジもあります。

HLSプロセスの早い段階で、間違い、あいまいさ、問題設計上の問題、またはユーザーの制約ミスを正式に見つけてください。タイミングやインターフェースが異なっていても、Catapult Formalは検証とカバレッジクロージングフローを可能にします。

SLECを使用して、RTLの正確さをハイレベルモデルと照合してください。言語、タイミング、または抽象化が異なっていても、仕様と実装が同じであることを証明できます。

Questa HL-SYC拡張による高レベルの設計検証は、フローの早い段階で検証を開始することで、合成前の問題を排除するのに役立ちます。