Vérification sans stimulus

Application de recherche de problèmes formels entièrement automatique qui permet de détecter des problèmes profondément cachés dus à des erreurs de codage RTL courantes. Formal Inspection permet d'éliminer un large éventail de problèmes sans recourir à un banc d'essai.

L'analyse de connectivité de Questa One SFV est une solution entièrement automatisée qui permet de vérifier de manière exhaustive la connectivité statique et dynamique sans nécessiter de connaissances en langage formel ou de spécification des propriétés.

Questa Increase Coverage est une solution officielle automatique qui permet de fermer la couverture de code plus rapidement. Elle répond à un fait incontestable en matière de vérification : il reste toujours une fraction du code découvert.

Les bibliothèques Formal VIP AMBA et OnChip améliorent la qualité et réduisent les délais en intégrant une expertise en matière de protocoles et de méthodologies à des packages d'assertions réutilisables compatibles avec les interfaces standard les plus populaires du secteur.

Questa One SFV Property Verification découvre de manière exhaustive toutes les erreurs de conception qui peuvent survenir, sans avoir besoin de stimulus spécifique pour détecter le problème. Cela garantit que le design vérifié ne pose aucun problème dans tous les scénarios de saisie légale.

L'analyse des registres Questa One SFV automatise la vérification exhaustive du comportement des registres de contrôle et d'état par rapport aux spécifications des registres CSV ou IP-XACT.

L'analyse de sécurité au sein de Questa One SFV est une solution entièrement automatisée qui permet de vérifier de manière exhaustive que seuls les chemins que vous spécifiez peuvent atteindre des éléments de stockage critiques ou de sécurité.

Questa One SFV RTL Equivalence compare automatiquement les blocs de code RTL de spécification et les blocs de code RTL d'implémentation à l'aide d'une analyse formelle exhaustive. Aucune connaissance du langage formel ou des spécifications des propriétés n'est requise.

L'analyse de sensibilité X intégrée à Questa One SFV est une solution automatisée qui permet de résoudre de manière exhaustive les problèmes « X » au niveau RTL sans banc d'essai.

La solution FPGA Questa Equivalent de Siemens garantit que les flux d'implémentation des FPGA, tels que la synthèse et l'optimisation des lieux et des itinéraires, n'introduisent pas d'erreurs fonctionnelles.

La vérification Gap Free optimise la qualité des designs numériques en prouvant toutes les fonctionnalités de toutes les entrées, ce qui entraîne un taux d'échappement sans précédent.

La vérification de haut niveau de la conception grâce à l'extension Questa HL-SYC permet d'éliminer les problèmes avant la synthèse en commençant la vérification plus tôt dans le flux.

Questa One SFV Trust Analysis utilise des analyses automatisées pour détecter et signaler les problèmes de vulnérabilité liés à la sécurité.

Garantit la conformité des conceptions RISC-V à l'ISA et aux prérequis fonctionnels, en accélérant la vérification en éliminant la nécessité de créer un banc d'essai.

L'analyse du FPU Questa One SFV minimise de manière significative la charge de travail de vérification, garantissant ainsi un alignement précis des implémentations en virgule flottante sur les résultats souhaités.

L'analyse de protection contre les pannes est une solution basée sur une technologie formelle, qui analyse les défauts en les injectant et en vérifie officiellement le résultat en termes de sécurité et de sûreté du matériel.

L'application Questa Post Silicon Debug s'appuie sur l'analyse formelle et la synthèse des propriétés pour identifier rapidement les causes des problèmes de logique au cœur d'un SoC et prouver que les correctifs ne changeront rien d'autre.