Skip to main content
Cette page est générée par traduction automatique. Voulez-vous afficher la version originale en anglais ?
Couleur de fond bleu foncé Siemens unie.
Gencellicon

Constraints Builder

Générez des contraintes de temps depuis RTL ou Netlist. Extrayez, visualisez et analysez la structure de chronométrage de conception et la propagation pour différents modes, quel que soit le niveau hiérarchique. Constraints Builder génère tous types de contraintes, quel que soit le mode, pour les différents processus de conception de SOC en aval.

Fonctionnalités avancées de contraintes temporelles avec Excellicon

L'acquisition permet aux concepteurs de SoC d'accélérer la clôture du design et d'améliorer la correction des contraintes auprès de la direction.

Pourquoi Constraints Builder ?

Constraints Builder est un outil de compilation de contraintes formelles qui génère automatiquement des SDC pour tous les modes et tous les niveaux de hiérarchie, raccourcissant ainsi le cycle de fermeture. Constraints Builder compile, propage hiérarchiquement et gère automatiquement les contraintes temporelles de qualité d'approbation, corrigées par construction, pour les différentes applications.

Questions fréquentes

Le processus de génération de contraintes commence par la découverte, où l'outil commence par les points finaux, identifie les horloges et les modes grâce à la propagation rétrograde des couches de conception, ce qui permet aux concepteurs de visualiser la structure d'horloge et de déterminer les modes du design.