IP du partenaire : Alphawave Semi

Notre partenaire IP, Alphawave Semi, est l'un des leaders du secteur en matière de connectivité IP haut débit avec des puces SERDES 112G et 224G réparties sur plusieurs nœuds et usines, ce qui permet une transmission de données plus rapide et une plus grande fiabilité tout en consommant moins pour les conceptions en 7 nm, 6 nm, 5 nm et au-delà.

L'actualité des partenaires d'Alphawave Semi

Dernières nouvelles de notre partenaire IP, Alphawave Semi

Chiplet IP on TSMC 3DFabric

Chiplet IP on TSMC 3DFabric

Alphawave Semi tapes out its cutting edge UCIe™ 3D IP on the advanced TSMC (SoIC-X) technology in the 3DFabric platform, marking a significant evolution in the company’s chiplet integration capabilities!

IP de la plateforme d'IA fondamentale

Enregistrement IP 36G UCIe™ révolutionnaire sur TSMC 2 nm

L'un des premiers sous-systèmes IP puce à puce UCIe utilisant le procédé 2 nm de TSMC, doté de la technologie d'emballage avancée CowOS®, offre une densité de bande passante de 11,8 Tbps/mm et un chemin évolutif pour les interconnexions Die à puce 64 Go

IP de la plateforme d'IA fondamentale

IP pour UCIe 64 Go, SerDes 224 Go, UALink 800 G/1,6 T et UEC

La plateforme d'Alphawave Semi, qui propose des sous-systèmes IP prêts à intégrer pour les connexions UCIe 64G, SerDes 224G, UALink 800G/1,6T et UEC, ainsi que des architectures de puces de référence, sous-tendront les futurs déploiements d'IA

Offres Phy IP

Circuit intégré tenu entre deux doigts, devant un circuit intégré

AlphaCore PHY IP

L'AlphaCore LR MSS SerDes IP est un PHY basé sur DSP à hautes performances et à faible consommation qui prend en charge les normes de pointe des centres de données NRZ et PAM (1 Gbit/s à 112 Gbit/s) et des protocoles tels que PCI-Express Gen1-6 et Ethernet 1/10/25/50/100 Gbit/s.

photographie sur plaquette de circuits intégrés non découpés

ApolloCore PHY IP

L'IP ApolloCore Multi-Standard-Serdes (MSS) est optimisée pour les applications MR et VSR. Hautement configurable, il est compatible avec toutes les normes de pointe relatives aux centres de données NRZ et PAM (1 Gbit/s à 112 Gbit/s), avec 40 % d'économies d'énergie par rapport aux principaux serveurs LR

Vue de mise en page d'un circuit intégré numérique.

Arescore PHY IP

AreScore est une IP PHY UCle™ Die-to-Die (D2D) à très faible consommation d'énergie et à faible latence pour les connexions à très haut débit entre deux puces au sein d'un même package via des canaux à faible perte de portée et à faible perte.

PipeCore PHY IP

L'Alphawave Semi PipeCore PHY IP est un PHY PCIe Gen 1 à 6 hautes performances et à faible consommation d'énergie, capable de fonctionner à des débits PCIe Gen 6 PAM4 64 Gbit/s. Il comprend une couche de PMA durcie et une couche de PCS souple.

Appareil AMS emballé tenu par des doigts gantés.

ZeuScore PHY IP

Le ZeuScore PHY IP est une adresse IP SerDes (MSS) multistandard XLR à faible consommation qui est hautement configurable, prend en charge les principales normes NRZ et PAM pour les centres de données et divers protocoles, notamment le PCIe Gen 1-5 et l'Ethernet 1/10/25/50/100 Gbit/s.

Controller IP Offerts

Rack de lames pour serveurs informatiques

GammaCore Controller IP

GammaCore est un contrôleur IP Die-to-DIE Universal Chiplet Interconnect Express (UCle™)
qui met en œuvre la dernière spécification UCIe 1.1 et prend en charge les applications utilisant le protocole de streaming UCIe afin de permettre au mieux les applications multi-puces.

Personne qui tape sur un ordinateur portable au bureau avec plusieurs écrans

KappaCore Controller IP

KappaCore-64 est un IP de contrôleur CXL configurable par le client qui met en œuvre la dernière spécification CXL 3.0 et qui, lorsqu'il est intégré à PipeCore-64 PCIe PHY, constitue une solution CXL complète.

Un ingénieur vérifie les ordinateurs des parcs de serveurs.

PiCore Controller IP

PiCore-64 est un Controller IP PCIe qui met en œuvre la dernière spécification PCI Express 6.x et qui, lorsqu'il est intégré à PipeCore-64 PCIe PHY, constitue une solution PCIe complète.

Représentation artistique d'un sous-système de mémoire

Contrôleur HermeScore HBM3 et PHY IP

Le sous-système IP Alphawave Semi HBM3 est celui du secteur
première solution complète pour intégrer des
bande passante, mémoire sur SoC, offrant le nec plus ultra
à la fois en haute performance et en faible consommation d'énergie.