Vorführung
all
Überblick über die Demonstrationsplattform
Verschaffen Sie sich einen Überblick über das SoC-Design und machen Sie sich mit der Systemumgebung vertraut, die in den Demo-Videos auf dieser Seite verwendet wird.
Tessent Embedded Analytics
System-Debugging
Beschleunigen Sie das Debuggen, Validieren und Optimieren komplexer Multicore-Systems-on-Chip (SoCs), indem Sie eingebettete, nicht aufdringliche Instrumente nutzen. Sie können dann beobachten, was im Design passiert, wenn Software auf dem System läuft.
Beschleunigen Sie das Debuggen, Validieren und Optimieren
Beschleunigen Sie das Debugging, die Validierung und Optimierung komplexer Multicore-SoCs. Debug- und Softwareingenieure können eingebettete, nicht aufdringliche Instrumente wie Busmonitore, Network-on-Chip-Monitore (NoC) -Monitore und CPU-Debug-Module nutzen. Dadurch können sie das Design beobachten, wenn Betriebssoftware auf dem System läuft. Die Instrumente ermöglichen eine vollständige Sichtbarkeit des Verkehrs auf Transaktionsebene in Bussen mit einer Vielzahl von Messungen, Analysen und Statistiken. Diese Tools sind alle hochgradig konfigurierbar und beinhalten Steuerungen und Abhängigkeiten im „Logic Analyzer“ -Stil, lokale Pufferung und Cross-Triggering. Der Zugriff auf die Instrumentierung erfolgt über Standardschnittstellen wie JTAG, USB2 oder USB3.
Anwenderbericht
Wie Picocom 5G-SoCs und Netzwerke mit Tessent optimiert
Hören Sie zu, wie Peter Claydon, Präsident von Picocom, zusammen mit Gajinder Panesar von Siemens erklären, wie Tessent Embedded Analytics unaufdringliche Überwachung und Einblicke bietet, die zur Optimierung der 5G-Kleinzellennetzwerk-SoCs von Picocom verwendet werden.
White Paper
SoC-Debug: Das Bedürfnis nach Sichtbarkeit
Software bietet einen Großteil der Funktionen eines breiten Spektrums von Geräten und Systemen. Die Softwarequalität — und wie die Software mit der Hardware interagiert, auf der sie läuft — ist von größter Bedeutung.
Datenblatt
Tessent SystemInsight für SoC-Debug
Nutzen Sie unsere komplette, auf Eclipse basierende integrierte Entwicklungsumgebung (IDE), die die Funktionen eines herkömmlichen Debuggers (Run Control, Trace) erweitert. Holen Sie sich Unterstützung für heterogene Designs und vollständige Systemtransparenz, was durch die in das System-on-Chip (SoC) integrierte Tessent Embedded Analytics ermöglicht wird.
White Paper
Optimierung der SoC-Leistung mit Embedded Analytics
Informieren Sie sich über die wichtigsten Trends, die die Technologiebranche beeinflussen. Sie werden erfahren, wie Tessent Embedded Analytics dazu beitragen kann, die SoC-Leistung zu optimieren und Komplexität in einen Wettbewerbsvorteil zu verwandeln.
Embedded SDK — ein bisschen genial
Erfahren Sie, wie Embedded Analytics dazu beiträgt, die Qualität von SoCs zu verbessern und Sie schneller auf den Markt zu bringen.
Datenblatt
Tessent Embedded SDK
Das Tessent Embedded SDK ist eine Reihe von Softwarebibliotheken, die so konzipiert sind, dass sie kompiliert und auf einem eingebetteten System innerhalb eines SoC ausgeführt werden können. Es bietet eine Möglichkeit, Embedded Analytics-Monitore vom SoC selbst aus zu konfigurieren und zu steuern und die daraus resultierenden Verhaltensdaten auf Systemebene zu verarbeiten.
Weitere Informationen
Vorführung
all
Erkennung unerwarteter Bustransaktionen
Sehen Sie sich diese Demonstration der Erkennung von Transaktionen an, die innerhalb eines bestimmten Speicherbereichs stattfinden.
Vorführung
all
Beispiel für eine Busmonitor-Trace-Transaktion
Erfahren Sie, wie ein Busmonitor verwendet wird, um die durchschnittliche Zeit einer Bustransaktion zu ermitteln, die eine Erfassung der Busspur auslöst.
Vorführung
all
Demonstration mit Kreuzauslösung
Sehen Sie, wie ein Busmonitor so konfiguriert ist, dass er im Falle eines Timeouts andere Tessent Embedded Analytics Analytics-Module auslöst.
Vorführung
all
Beispiel für die Generierung von Metriken
Sehen Sie, wie zwei Busmonitore verwendet werden, um die Gesamtzahl der an ein Ziel geschriebenen Transaktionen zu zählen.
Datenblatt
all
UVM-Bestätigungs-IP
Erfahren Sie mehr über unsere UVM-Verifizierungs-IP-Testumgebung. Es enthält Sequenzbibliotheken und Integrationstests, um die in einem SoC bereitgestellte Tessent-IP auf Systemebene zu verifizieren.