Stimulusfreie Überprüfung

Eine vollautomatische App zur formalen Problemsuche, die tief verborgene Probleme aufgrund häufiger RTL-Codierungsfehler findet. Formal Inspection ermöglicht es, eine Vielzahl von Problemen ohne Testbench zu beheben.

Die Konnektivitätsanalyse in Questa One SFV ist eine vollautomatische Lösung zur umfassenden Überprüfung der statischen und dynamischen Konnektivität, ohne dass Kenntnisse der formalen oder Eigenschaftsspezifikationssprachen erforderlich sind.

Questa Increase Coverage ist eine automatische formale Lösung, um das Schließen der Codeabdeckung schneller zu erreichen, die einer unbestreitbaren Tatsache der Überprüfung Rechnung trägt: Ein Teil des aufgedeckten Codes bleibt immer übrig.

Die formellen VIP AMBA- und OnChip-Bibliotheken verbessern die Qualität und reduzieren Zeitpläne, indem sie Protokoll- und Methodenkenntnisse in Paketen wiederverwendbarer Assertions bündeln, die gängige Industriestandard-Schnittstellen unterstützen.

Questa One SFV Property Verification deckt umfassend alle Konstruktionsfehler auf, die auftreten können, ohne dass spezielle Anreize erforderlich sind, um das Problem zu erkennen. Dadurch wird sichergestellt, dass das verifizierte Design in allen rechtlichen Eingabeszenarien problemlos ist.

Die Questa One SFV-Registeranalyse automatisiert die umfassende Überprüfung des Verhaltens von Kontroll- und Statusregistern anhand der CSV- oder IP-XACT-Registerspezifikation.

Die Sicherheitsanalyse in Questa One SFV ist eine vollautomatische Lösung zur umfassenden Überprüfung, ob nur die von Ihnen angegebenen Pfade sicherheits- oder sicherheitskritische Speicherelemente erreichen können.

Questa One SFV RTL Equivalence vergleicht anhand einer umfassenden formalen Analyse automatisch Spezifikations-RTL- und Implementierungs-RTL-Codeblöcke. Es sind keine Kenntnisse der formalen oder Eigenschaftsspezifikationssprachen erforderlich.

Die X-Sensitivitätsanalyse in Questa One SFV ist eine automatisierte Lösung, die X-Probleme auf RTL-Ebene ohne Testbench umfassend ausfindig macht.

Die Siemens Questa Equivalent FPGA FPGA-Lösung stellt sicher, dass FPGA-Implementierungsabläufe, wie Synthese und Place-and-Route-Optimierungen, nicht zu Funktionsfehlern führen.

Die Gap Free-Verifizierung optimiert die Qualität digitaler Designs, indem alle Funktionen für alle Eingaben nachgewiesen werden, was zu beispiellos niedrigen Escape-Raten bei Problemen führt.

Die Designverifizierung auf hoher Ebene mit der Questa HL-SYC-Erweiterung hilft, Probleme vor der Synthese zu vermeiden, indem die Überprüfung früher im Arbeitsablauf gestartet wird.

Questa One SFV Trust Analysis verwendet automatische Analysen, um Sicherheitslücken zu erkennen und zu melden.

Stellt sicher, dass RISC-V-Designs den ISA- und Funktionsvoraussetzungen entsprechen, wodurch die Überprüfung beschleunigt wird, da keine Testbench-Erstellung erforderlich ist.

Die Questa One SFV-FPU-Analyse minimiert den Überprüfungsaufwand erheblich und gewährleistet die genaue Ausrichtung der Gleitkomma-Implementierungen auf die gewünschten Ergebnisse.

Die Fault Protection Analysis ist eine auf formaler Technologie basierende Lösung, die Fehler analysiert, indem sie injiziert werden, und deren Ergebnis im Hinblick auf die Hardwaresicherheit formell überprüft wird.

Die Questa Post Silicon Debug App nutzt formale Analysen und Eigenschaftssynthese, um schnell Ursachen von Problemen in der Logik tief in einem SoC zu finden und zu beweisen, dass Fixes nichts anderes kaputt machen.