Unsere kontinuierliche Zusammenarbeit mit TSMC hat erfolgreich zu einer automatisierten Workflow-Zertifizierung für ihre iNFO-Integrationstechnologie geführt, die Teil der 3D-Stoff Plattform. Für gemeinsame Kunden ermöglicht diese Zertifizierung die Entwicklung innovativer und hochdifferenzierter Endprodukte unter Verwendung erstklassiger EDA-Software und branchenführender fortschrittlicher Verpackungsintegrationstechnologien.
Unsere automatisierten Info_OS- und Info_POP-Design-Workflows sind jetzt von TSMC zertifiziert. Zu diesen Workflows gehören Innovator3D IC, Xpedition Package Designer, HyperLynx DRC, und Calibre nmDRC Technologien.
Integrierter Fanout (INfo)
Wie von TSMC definiert, ist INfo eine innovative Technologieplattform für die Systemintegration auf Wafer-Ebene, die High-Density-RDL (Re-Distribution Layer) und TIV (Through InFo Via) für Verbindungen mit hoher Dichte und Leistung für verschiedene Anwendungen wie Mobilgeräte, Hochleistungscomputer usw. umfasst. Die Info-Plattform bietet verschiedene Paketschemata in 2D und 3D, die für bestimmte Anwendungen optimiert sind.
Info_OS nutzt die InFo-Technologie und verfügt über 2/2µm RDL-Leitungsbreite/Platz mit höherer Dichte, um mehrere fortschrittliche Logikchiplets für 5G-Netzwerkanwendungen zu integrieren. Es ermöglicht Hybrid-Pad-Pitches auf SoC mit einem I/O-Pitch von mindestens 40 µm, einem C4-Cu-Bump-Pitch von mindestens 130 µm und einem InFo mit einer Fadenkreuzgröße von > 65 mm auf Substraten von >65 x 65 mm.
Info_POP, das branchenweit erste Fan-Out-Paket auf 3D-Wafer-Ebene, verfügt über RDL und TIV mit hoher Dichte, um mobile APs mit DRAM-Paketstapeln für mobile Anwendungen zu integrieren. Im Vergleich zu FC_Pop hat Info_Pop ein dünneres Profil und bessere elektrische und thermische Leistungen, weil es kein organisches Substrat und keinen C4-Bump gibt.
Chip auf Wafer auf Substrat (CoWOS)
Integriert Logik und Speicher in 3D-Targeting, KI und HPC. Innovator3D IC erstellt, optimiert und verwaltet ein 3D-Modell der gesamten CoWOS-Gerätebaugruppe.
Wafer auf Wafer (WoW)
Innovator3D IC erstellt, optimiert und verwaltet ein digitales 3D-Zwillingsmodell, das die detaillierte Planung und Überprüfung ermöglicht.
System-on-Integrated-Chips (SoIC)
Innovator3D IC optimiert und verwaltet ein digitales 3D-Zwillingsmodell, das den Entwurf und die anschließende Überprüfung mit Calibre-Technologien vorantreibt.
