Ověření stimulu zdarma

Plně automatická aplikace pro vyhledávání formálních problémů, která najde hluboce skryté problémy kvůli běžným chybám kódování RTL, Formal Inspection umožňuje eliminovat širokou škálu problémů bez testovacího stolku.

Analýza konektivity v rámci Questa One SFV je plně automatizované řešení pro vyčerpávající ověření statické a dynamické konektivity bez nutnosti znalosti formálních jazyků nebo jazyků specifikací vlastností.

Questa Increase Coverage je automatické formální řešení pro rychlejší uzavření pokrytí kódem, které řeší nezpochybnitelnou skutečnost ověření: nějaký zlomek nekrytého kódu vždy zůstává.

Formální knihovny VIP AMBA a OnChip zlepšují kvalitu a snižují plány tím, že vytvářejí odborné znalosti protokolů a metodiky do balíčků opakovaně použitelných tvrzení, která podporují oblíbená průmyslová standardní rozhraní.

Questa One SFV Property Verification vyčerpávajícím způsobem odhalí všechny chyby návrhu, které mohou nastat, aniž by bylo zapotřebí specifického podnětu k detekci problému. Tím je zajištěno, že ověřený návrh je bezproblémový ve všech scénářích právních vstupů.

Analýza registru Questa One SFV automatizuje vyčerpávající ověření chování kontrolního a stavového registru podle specifikace registru CSV nebo IP-XACT.

Analýza zabezpečení v rámci Questa One SFV je plně automatizované řešení pro vyčerpávající ověření, že pouze vámi zadané cesty mohou dosáhnout bezpečnostních nebo bezpečnostně kritických úložných prvků.

Questa One SFV RTL Equivalence automaticky porovnává specifikace RTL a implementační RTL kódové bloky pomocí vyčerpávající formální analýzy. Není vyžadována žádná znalost formálních jazyků nebo jazyků specifikací vlastností.

X-Sensitivity Analysis v rámci Questa One SFV je automatizované řešení, které vyčerpávajícím způsobem vykoření problémy „X“ na úrovni RTL bez testbenchu.

Řešení Siemens Questa Equivalent FPGA zajišťuje, že implementační toky FPGA, jako jsou syntéza a optimalizace místa a trasy, nezavádějí funkční chyby.

Ověření Gap Free optimalizuje kvalitu digitálních návrhů tím, že prokazuje veškerou funkčnost pro všechny vstupy, což vede k nebývalé nízké míře úniku problémů.

Ověření návrhu na vysoké úrovni pomocí rozšíření Questa HL-SYC pomáhá eliminovat problémy před syntézou zahájením ověřování dříve v průběhu toku.

Questa One SFV Trust Analysis využívá automatizovanou analýzu k detekci a hlášení obav o zranitelnosti týkající se zabezpečení.

Zajišťuje soulad návrhů RISC-V s ISA a funkčními předpoklady, urychluje ověřování tím, že eliminuje potřebu vytváření testbenchů.

Analýza Questa One SFV FPU výrazně minimalizuje pracovní zátěž při ověřování a zajišťuje přesné vyrovnání implementací s plovoucí desetinnou čárkou s požadovanými výsledky.

Analýza ochrany proti chybám je řešení založené na formální technologii, která analyzuje chyby jejich vstřikováním a formálně kontroluje jejich výsledek z hlediska zabezpečení a bezpečnosti hardwaru.

Aplikace Questa Post Silicon Debug využívá formální analýzu a syntézu vlastností k rychlému zakořenění problémů v logice hluboko v SoC a prokáže, že opravy nic jiného nepoškodí.