Clock Analyzer je nástroj pro vizualizaci, analýzu a ověřování taktovací logiky. Používá se v hodinové analýze před CTS a ověřování stromu hodin po CTS, pomáhá návrhářům porozumět šíření hodin a topologii a sloučit body k ladění problémů se stromem hodin, zkosení skupin a jakýchkoli konfliktů režimů.
Clock Analyzer generuje podrobný vizuální diagram architektury hodin, logiky hodin, topologie hodin a průběhů, což pomáhá porozumět šíření hodin napříč SOC a schopnosti zjednodušit časový diagram pro snadnou čitelnost. Návrháři mohou prozkoumat logiku taktování při určování interakcí hodin, výjimek stromu hodin, skupin zkosení, konfliktů režimů nebo jiných podobných informací.
Clock Analyzer pomáhá RTL a implementačním inženýrům s návrhem hodin, aby minimalizoval čas ladění při porozumění topologii hodinové sítě. Implementační inženýři mohou definovat časová omezení CTS, aby eliminovali iterace CTS.
Poskytuje možnosti kontroly implementace CTS napříč výkonovými doménami, problémy s vyrovnáváním, DRC, výjimky ze stromu hodin, konflikty režimů a ověření libovolného SDC spojeného s CTS.
Při analýze větví hodinové sítě je Clock Analyzer schopen určit a optimalizovat zkosené seskupení nezávislých větví hodinové sítě, aby se snížila plocha, výkon a přetížení hodinové sítě.