AI 與靜態和正式驗證的協同整合,可加快引擎和工程師的速度,同時減少工作負載。統一的驗證環境通過多組態執行,並具有整合的結果以及簡化的除錯和審查流程來彌補生產力差距。
Questa One SFV 通過可擴展性能來解決採用障礙,以實現有效率的分析,在一個產品中提供 20 種無刺激分析。它確保充分利用,並以協同的方式集成新型解決方案。
這些解決方案透過對設計行為進行全面分析、識別可達的錯誤狀態,並確保關鍵控制區塊在所有情況下正確運作,來增強登錄傳輸層級 (RTL) 驗證。
一款全自動正式問題搜索應用程序,可找到由於常見 RTL 編碼錯誤導致深深隱藏的問題, Questa Inspect 使在沒有測試台的情況下可以消除各種問題。
Questa Check Connect app 是一個完全自動化的解決方案,用於徹底地驗證靜態和動態連接,而無需正式或屬性規格語言的知識。
Questa Increase Coverage 是一種自動正式解決方案,可以更快地完成代碼覆蓋範圍,解決了一個不可爭議的驗證事實:一些未被揭開的代碼總是存在一些部分。
Questa Formal VIP AMBA 和 OnChip 庫通過將協議和方法專業知識構建到支持流行的行業標準介面的可重複使用聲明套件中,從而改善品質並降低排程。
Questa Verify Property 徹底發現任何可能發生的設計錯誤,而不需要特定的刺激來偵測問題。這可確保在所有法律輸入情況下,經過驗證的設計無問題。
Questa Check Register 應用程序根據 CSV 或 IP-XACT 註冊器規格自動對控制和狀態註冊器行為進行全面驗證。
Questa Verify Secure app 是一個完全自動化的解決方案,用於徹底地驗證只有您指定的路徑才能達到安全性或安全關鍵存儲元素。
Questa Equivalent RTL 使用詳盡的正式分析,自動比較規格 RTL 和實現 RTL 代碼塊。不需要正式或屬性規格語言的知識。
Questa Check X 是一個自動化應用程序,它在沒有測試台的情況下徹底地根除 RTL 級別的「X」問題。
西門子 Questa Equivalent FPGA 解決方案確保 FPGA 實作流程,例如合成和位置和路由優化,不會導致功能錯誤。
Questa GapFree 通過證明所有輸入的所有功能,從而達到前所有的低問題逃生率,從而優化數位設計的品質。
透過 Questa HL-SYC 擴充功能進行高階設計驗證,藉由在流程中提早開始驗證,有助於在合成前消除問題。
Questa Verify Trust 採用自動分析來偵測並報告有關安全性的漏洞問題。
確保 RISC-V 設計符合 ISA 和功能先決條件,並通過消除建立測試台的需求來加速驗證。
Questa FPU 應用程式可大幅降低驗證工作負載,確保浮點實作與所需結果準確對齊。
Questa Analyze Fault 應用程序是基於 Questa 正式技術的解決方案,該解決方案通過注入它們來分析故障,並正式檢查其結果以確保硬件安全和安全。
Analyze Architecture 是一種突破性的解決方案,可讓使用者驗證大型硬體系統是否符合指定的架構。
Questa Post Silicon Debug 應用程序利用正式分析和屬性合成來快速根據 SoC 深處邏輯問題的原因,並證明修復不會破壞其他任何內容。