時鐘樹分析儀
all
分析 CTS 前時鐘網絡
時鐘分析器幫助 RTL 和實作工程師進行時鐘設計,以最大限度地減少了解時鐘網絡拓樸的調試時間。實作工程師可以定義 CTS 時間約束,以消除 CTS 迭代。
時鐘分析儀產生了時鐘架構、時鐘邏輯、時鐘拓樸和波形的詳細的視覺圖,有助於了解 SOC 間的時鐘傳播,並能夠簡化時鐘圖以便於閱讀。設計師可以在確定時鐘交互、時鐘樹例外狀況、傾斜群組、模式衝突或其他此類資訊時探索計時邏輯。
時鐘分析器幫助 RTL 和實作工程師進行時鐘設計,以最大限度地減少了解時鐘網絡拓樸的調試時間。實作工程師可以定義 CTS 時間約束,以消除 CTS 迭代。
提供檢查跨電源網域的 CTS 實作、平衡問題、DRC、時鐘樹例外、模式衝突以及與 CTS 關聯的任何 SDC 驗證的功能。
分析時鐘網路分支,時鐘分析器能夠判斷並優化時鐘網路獨立分支的偏斜分組,以減少時鐘網路的面積、功率以及擁堵。