根塞利康軟件產品組合

Gencellicon 是西門子 EDA 的定時關閉和早期設計規劃產品套件，提供全面的解決方案，可以在各種設計活動中加速定時關閉，包括：

1. 使用多模式方法製作、編譯、認證、正式驗證和管理時限制
2. 早期設計規劃，以預測最佳分割場景，估計 PPA 指標並制定早期平面圖
3. CTS 前和 CTS 後時鐘分析，包括產生包含時鐘例外和傾斜群組定義的 CTS 指引文件

隨著 SoC 設計變得越來越複雜 —— 由於整合更多功能和更嚴格的 PPA 要求的驅動，設計師面臨許多昂貴且耗時的版序，以最佳化功能、效能和可製造性。

時間限制的開發和驗證對於實作流程的每個階段至關重要。設計師必須建立和管理各種約束型式以支援不同的工作。

隨著晶片功能不斷增長，時鐘設計也變得越來越複雜，需要大量努力來分析、消除冗餘，並引導 CTS 引擎邁向最佳時鐘樹結構。

Gencellicon 套件通過自動化和加速設計過程來解決晶片開發和定時關閉中的關鍵挑戰。與左移位方法配合時，它可以實現更可預測和更高效的 SoC 設計週期，從而降低成本、排程和設計迭代。它還有助於高質量的 RTL 簽署，從合成或 P&R 重新加工到 RTL 的風險降到最低。