根塞利康

晶片規劃器

根據設計師的目標分析設計的最佳分割場景。RTL 的可行性分析，以及早消除物理問題。在 RTL 估算 PPA 並產生早期平面圖。為所有下游工具產生抵押品。

為什麼選擇芯片規劃

Gencellicon Chip Planner 是第一個左移動工具，使設計師能夠在很早階段深入了解其設計的實體實施可行性，而不需要依賴傳統的實施工具。設計師可以根據已識別的指標探索各種樓板平面圖案例，並且能夠執行如果分析，選擇最有效率的情況進行實施。

實體實作洞察

晶片規劃器旨在提供探索 RTL 的能力，並根據所選條件建議各種分區選項。新的 RTL 重新分區將自動生成對應的 SDC。

實體實施洞察

Chip Planner 提供對設計的實體實施的早期洞察，並為設計師提供如果分析，以選擇許多自動生成的平面圖之一來做出最佳的平面圖選擇。

平面圖驗證

Chip Planner 獨特的樓板平面圖驗證允許設計師根據實際設計描述的詳盡規則來驗證樓板平面圖，以檢查 RTL、平面圖、連接埠放置和路由之間是否有不一致。