Tessent 用于测试软件的多芯片设计

为什么 Tessent MultiDie？

借助Tessent Multi-Die，可显著加快和简化基于2.5D和3D架构的下一代集成电路（IC）的关键测试设计（DFT）任务。

Tessent Multi-Die 为与 2.5D 和 3D 集成电路设计相关的高度复杂任务提供全面 DFT 自动化解决方案，可与德信 TestKompress、流式扫描网络和 IJTAG 软件无缝协作。

Tessent Multi-Die 使用集成的 Tessent 平台与其他 Tessent 产品无缝集成。

更快、更简单的 DFT 使 IC 设计团队能够快速生成合规硬件。与多维设计保持同步的 DFT 技术可以更快地实施测试并优化制造测试成本。

小芯片的 DFT 必须是通用的，才能独立测试，并且在 2.5D/3D 设备中组装后易于测试。学习如何使用 Tessent Multi-Die，同时仍然遵守 IEEE 1149.1、IEEE 1500 和 IEEE 1838 等标准。

西门子宣布，与长期合作伙伴台积电的持续合作已成功实现了台积电最新、最先进工艺的多项新产品认证和项目里程碑。

人工智能芯片有激进的上市时间目标。使用本文中描述的技术，设计人员可以显著缩短 DFT 和硅的启动时间。

了解测试设计 (DFT) 利益相关者如何使用 Tessent Multi-Die 软件实现与 2.5D 和 3D 设计相关的高度复杂的 DFT 任务的自动化

Siemens EDA 的 Tessent Multi-Die 软件可实现 3D IC 的自动化。下载此情况说明书，了解有关 Tessent Multi-Die 软件的更多信息

英特尔首席工程师 Dave Dehnert 谈到了在大型 SoC 上使用 Tessent Streaming Scan Network 的情况。

Tessent集团工程副总裁Janusz Rajski在2023年欧洲测试研讨会上发表了关于硅生命周期管理在测试设计（DFT）中的作用的主题演讲。