Tessent 产品

Tessent AnalogTest 将模拟测试模式的开发和验证从工程月缩短到工程时间。这是最大限度地提高缺陷覆盖率同时降低测试成本的最有效方法。

与传统逻辑 BIST 相比，Tessent In-System Test 提供嵌入式硬件和必要软件，以实现高质量确定性测试模式的应用，同时缩短测试时间。

使用获得专利的片上压缩来减少测试数据量并缩短测试时间，以最低的制造测试成本提供最高质量的确定性扫描测试。

自动生成和插入符合 IEEE 1838 标准的硬件，并为三维堆叠集成电路定义 IEEE 测试访问架构。

通过使用Tessent Streaming Scan Network (SSN) 解耦核心级和芯片级的DFT要求，减少DFT开发时间和制造测试成本。

利用 Tessent MemoryBist 实现嵌入式存储器的测试、修复、调试和特性分析的全面自动化和集成。

借助适用于汽车和医疗应用中使用的 IC 等安全关键设备的理想逻辑内置自检解决方案，实现符合 ISO 26262 标准。

将自动化和片上 IP 相结合，可在车辆功能运行期间的任何时刻实现 IC 测试和诊断，这是 ISO 26262 标准的基本要求。

通过优化分层DFT的Tessent Platform流程自动化，减少DFT的实施工作量。

使用 Tessent ScanPro 将测试压缩水平提高多达 4 倍，支持分层 DFT、逻辑 BIST 就绪和扫描插入。

使用这款专为 IC 设计团队开发的新软件，简化各种关键 DFT 任务。

简化生成高覆盖率紧凑型测试集的过程。Tessent FastScan能够应用于几乎所有类型的设计，这使其成为可用的最通用的ATPG解决方案。

为来自各种来源的符合 IEEE 1687 IJTAG 标准的测试和仪器 IP 提供自动化和集成到集成电路设计中。

自动向任何大小或复杂程度的 IEEE 1149.1 标准边界扫描支持添加 IEEE 1149.1 标准边界扫描支持，从而减少开发工作量并缩短上市时间。

模拟模拟、混合信号和非扫描数字电路的晶体管级缺陷，自动进行覆盖范围评估以帮助满足 ISO 26262 等质量标准。

Tessent IJTAG Pro通过加快IJTAG图案的加载/卸载来大幅降低测试成本，这对于小芯片、2.5/3DIC设计至关重要，可通过Tessent SSN适用于其他测试应用。它增强了 IJTAG。

应用布局感知和单元感知诊断技术，对制造测试期间导致故障的缺陷进行准确分类和识别的位置。

在自动交互式环境中加快对包含 Tessent ATPG、EDT、BIST 和/或 IJTAG 测试结构的设备的测试启动、调试和芯片特性分析。

消除诊断数据中的噪声以确定根本原因，确定系统的屈服限制器，并选择最佳设备进行故障分析。

端到端 RISC-V 调试和跟踪解决方案由嵌入式 IP 和软件组成，旨在提供全面、高效的调试和跟踪功能。

全面的功能监控解决方案，用于查看复杂 SoC 行为，包括可配置的 IP、C++/Python API 和子系统生成工具，可加速复杂 SoC 的调试、验证和优化

允许在 SoC 上运行的应用程序软件有效地监控操作。允许根据实际使用中收集的数据对产品进行连续改进和优化，而不仅仅是在实验室中。

使用 Tessent 解决方案确保最高的制造测试质量。最大限度地增加零缺陷测试解决方案中检测到的物理缺陷的数量。

通过全面的系统内测试和故障分级解决方案降低风险并满足所需的安全标准，确保您的产品完全符合其设计的安全关键应用。

为您的 IC 产品实施全面的安全解决方案，解决测试、功能操作和系统级安全方面的身份验证、通信、保护和设备生命周期管理问题。

诊断和分析个人客户退货或批量生产数据的故障和产量数据。获取宝贵的设计和过程反馈，以提高未来流程和设计的可靠性。