Gencellicon

约束生成器

从 RTL 或 Netlist 生成时序限制。提取、可视化和分析任何层次结构的各种模式的设计时钟结构和传播。约束生成器为各种下游 SOC 设计流程为任何模式生成任何类型的约束。

为什么要使用约束生成器？

约束生成器是正式的约束编译器工具，可自动为任何模式和层次结构级别生成 SDC，从而缩短时序闭合周期。约束生成器可自动编译、分层传播和管理各种应用程序的按构造校正时间约束的签发质量。

自动生成约束

约束生成器以 SDC 格式为任何设计层次结构和任何模式生成全面的时序约束。无需了解 SDC 语法。

无缝约束管理

约束生成器提供时序约束的管理，并提供无缝的 Excel 界面，用于在外部修改时序约束。该界面允许设计人员使用电子表格格式来查看和修改时序数据。

分层推广约束条件

Constraints Builder 的多重传播功能使设计人员能够灵活地生成适当的顶级约束，从而节省了数周的设计师手动编辑时间，并消除了缺少约束的风险。

生成约束的过程始于发现，该工具从端点开始，通过设计层的向后传播来识别时钟和模式，从而使设计人员能够可视化时钟结构并确定设计中的模式。