Gencellicon 软件产品组合

Gencellicon 是西门子 EDA 的时序收缩和早期设计规划产品套件，提供全面的解决方案，可在所有设计活动中加速定时收缩，包括：

1. 时间限制：使用多模式方法编写、编译、认证、正式验证和管理
2. 早期设计规划，以预测最佳分区方案、估计 PPA 指标并制定早期的平面图
3. CTS 前和之后 CTS 时钟分析，包括生成包含时钟异常和偏差组定义的 CTS 指导文件

随着 SoC 设计变得越来越复杂（受更多功能集成和更严格的 PPA 要求的驱动），设计人员面临着大量昂贵而耗时的迭代以优化功能、性能和可制造性。

时间限制的开发和验证对实施流程的每个阶段都至关重要。设计人员必须创建和管理各种约束样式以支持不同的任务。

随着芯片功能的不断增强，时钟设计也变得越来越复杂，需要付出大量精力来分析、消除冗余并引导 CTS 引擎实现最佳时钟树结构。

Gencellicon 套件通过自动化和加速设计过程来解决芯片开发和时序收缩中的关键挑战。与左移方法配合使用时，它可以实现更可预测和更高效的 SoC 设计周期，从而降低成本、进度和设计迭代。它还有助于高质量的 RTL 签署，最大限度地降低了从合成或 P&R 返回 RTL 的返工风险。