Gencellicon

芯片规划师

根据设计师的目标分析设计的最佳分区方案。对RTL进行可行性分析，以尽早消除物理问题。在RTL估算PPA并生成早期的平面图。为所有下游工具生成宣传材料。

为什么选择芯片规划器

Gencellicon Chip Planner是第一个左移工具，使设计人员能够在不依赖传统实现工具的情况下在早期阶段深入了解其设计的物理实现可行性。设计人员可以根据已确定的指标探索各种平面布局方案，能够进行假设分析，选择最有效的实施方案。

物理实施见解

芯片规划器旨在提供探索 RTL 并根据所选标准建议各种分区选项的功能。新的 RTL 重新分区将自动生成相应的 SDC。

物理实施见解

Chip Planner 提供对设计实际实现的早期见解，并为设计师提供假设分析，以便从众多自动生成的平面图中选择一个来做出最佳的平面图选择。

楼层平面图验证

Chip Planner独特的平面图验证使设计人员能够根据实际设计描述的详尽规则来验证平面图，以检查RTL、平面图、端口布局和布线之间是否存在不一致之处。