Calibre Circuit Verification

Calibre Circuit Verification套件是一套用于验证电路正确性和可制造性的全套工具。它包括 布局与原理图 (LVS)) 验证， 寄生提取，以及 可靠性验证—全部交付高质量的签字结果。

Calibre 支持：

• LVS（布局与原理图）

  确保物理布局与预期的电路设计相匹配

• 寄生提取

  对影响性能的寄生效应进行高精度建模

• 可靠性验证

  检查过压、静电放电和闭锁等故障风险

Calibre nmLVS 确保最终布局忠实地代表原始示意图。它可以高精度地验证设备参数和电路连接，以确保功能良率并避免昂贵的硅重装。

Calibre 的寄生提取工具 为所有设计风格（数字、模拟、射频和混合信号）提供高精度、高性能的提取。寄生提取阶段对于精确的电路仿真和设计性能预测至关重要。

Calibre 的可靠性验证 分析电路中的故障机制，例如：

• 静电放电 (ESD)
• 电压过压
• 闭锁
• 连接和拓扑问题

  这确保了在工艺、电压和温度变化下的可靠设计。

是的。Calibre 套件可无缝集成 西门子 ED 工具和第三方设计平台，可高效地移交到电路仿真和下游验证工作流程。

Calibre 可提供高质量的硅精度验证结果，设计师相信这些结果能够取得首次成功。这些工具针对速度和可扩展性进行了优化，即使是复杂的高级节点设计也是如此。

通过精确建模寄生效应、验证设备正确性以及尽早检测可靠性风险，Calibre 帮助设计人员在流片前解决性能和可靠性问题，从而最大限度地减少昂贵的重新设计并提高产量。

它被模拟、数字、射频和混合信号领域的电路设计师、布局工程师和验证团队广泛使用，尤其是在高级节点、高性能和低功耗设计中。

设计团队选择 Calibre 因为它在整个 IC 设计流程中久经考验的精度、性能和集成度。它为实现一次性硅片成功和满足紧张的上市时间需求提供了所需的信心。