Verifikacija bez stimulusa

Potpuno automatska formalna aplikacija za traženje problema koja pronalazi duboko skrivene probleme zbog uobičajenih grešaka RTL kodiranja, Questa Inspect omogućava eliminisanje širokog spektra problema bez testbenka.

The Questa Check Connect aplikacija je potpuno automatizovano rešenje za iscrpnu verifikaciju statičke i dinamičke povezanosti bez potrebe za poznavanjem formalnih jezika ili jezika specifikacije svojine.

Questa Increase Coverage je automatsko formalno rešenje za brže zatvaranje pokrivenosti kodom, koje se bavi nepobitnom činjenicom verifikacije: neki deo nepokrivenog koda uvek ostaje.

Kuesta Formal VIP AMBA & OnChip biblioteke poboljšavaju kvalitet i smanjuju rasporede ugrađujući stručnost o protokolu i metodologiji u pakete tvrdnji za višekratnu upotrebu koji podržavaju popularne interfejse industrijskog standarda.

Questa Verify Property iscrpno otkriva sve greške u dizajnu koje se mogu pojaviti, bez potrebe za posebnim stimulusom za otkrivanje problema. Ovo osigurava da je verifikovani dizajn bez problema u svim pravnim scenarijima unosa.

The Questa Check Register aplikacija automatizuje iscrpnu verifikaciju ponašanja registra kontrole i statusa u odnosu na CSV ili IP-KSACT specifikaciju registra.

The Questa Verify Secure aplikacija je potpuno automatizovano rešenje za iscrpnu proveru da li samo putanje koje navedete može doći do sigurnosnih ili bezbednosnih elemenata za skladištenje kritičnih.

Questa Equivalent RTL automatski upoređuje specifikaciju RTL i implementaciju RTL kodnih blokova koristeći iscrpnu formalnu analizu. Nije potrebno poznavanje formalnih jezika ili jezika specifikacije imovine.

Questa Check X je automatizovana aplikacija koja iscrpno iskorijenjuje „Ks“ probleme na RTL nivou bez testbenka.

Siemens Questa Equivalent FPGA rešenje osigurava da tokovi implementacije FPGA, kao što su sinteza i optimizacije mesta i rute, ne unose funkcionalne greške.

Questa GapFree optimizuje kvalitet digitalnog dizajna dokazujući svu funkcionalnost za sve ulaze što dovodi do neviđenih niskih stopa izbegavanja problema.

Verifikacija dizajna na visokom nivou sa proširenjem Kuesta HL-SIC pomaže u otklanjanju problema pre sinteze započinjanjem verifikacije ranije u toku.

Questa Verify Trust koristi automatizovanu analizu za otkrivanje i prijavljivanje zabrinutosti zbog ranjivosti u vezi sa bezbednošću.

Obezbeđuje usklađenost RISC-V dizajna sa ISA i funkcionalnim preduslovima, ubrzavajući verifikaciju eliminišući potrebu za stvaranjem testbenka.

The Questa FPU aplikacija značajno minimizira radno opterećenje verifikacije, obezbeđujući tačno usklađivanje implementacija sa plutajućim tačkama sa željenim ishodima.

The Questa Analyze Fault aplikacija je rešenje zasnovano na Kuesta formalnoj tehnologiji, koja analizira greške ubrizgavanjem istih i formalno proverava njihov ishod radi sigurnosti i sigurnosti hardvera.

Analyze Architecture je revolucionarno rešenje koje korisniku pruža mogućnost da proveri velike hardverske sisteme da li su u skladu sa navedenom arhitekturom.

Aplikacija Kuesta Post Silicon Debug koristi formalnu analizu i sintezu svojstava kako bi brzo izazvala probleme u logici duboko u SoC-u i dokazala da popravke neće slomiti ništa drugo.