Skip to main content
This page is displayed using automated translation. View in English instead?
Čvrsta Siemensova tamnoplava boja pozadine.
Gencellicon

Graditelj ograničenja

Generišite vremenska ograničenja iz RTL-a ili Netlista. Izdvojite, vizualizujte i analizirajte strukturu takta dizajna i širenje za različite režime za bilo koji sloj hijerarhije. Ograničenja Builder generiše bilo koju vrstu ograničenja za bilo koji režim za različite nizvodne procese SOC dizajna.

Napredne mogućnosti vremenskog ograničenja sa Ekcellicon-om

Akvizicija omogućava dizajnerima SoC-a da ubrzaju zatvaranje dizajna i poboljšaju ispravnost ograničenja upravljanjem.

Zašto Ograničenja Builder?

Kreator ograničenja je alat za sastavljanje formalnih ograničenja koji automatski generiše SDC za bilo koji režim i nivo hijerarhije, skraćujući ciklus zatvaranja vremena. Kreator ograničenja automatski kompilira, hijerarhijski propagira i upravlja ograničenjima kvaliteta potpisa ispravno po konstrukciji vremenskim ograničenjima za različite aplikacije.

Često postavljana pitanja

Proces generisanja ograničenja započinje otkrivanjem, gde alat počinje na krajnjim tačkama, identifikuje satove i režime kroz širenje dizajnerskih slojeva unazad, omogućavajući dizajnerima da vizualizuju strukturu takta i odrede režime u dizajnu.