Proiectare și verificare DDRx

Interfețele DDR conțin mai multe grupuri de semnale, fiecare cu cerințe unice de calitate a semnalului. De asemenea, au relații relative de sincronizare între grupurile de semnal care trebuie satisfăcute. Toate semnalele din toate grupurile trebuie analizate pentru a se asigura că designul va funcționa conform intenției. În imaginea prezentată aici, există peste 64 de semnale, inclusiv ceas, comandă/adresă, date, stroboscop de date și stare. O problemă de calitate a semnalului sau de sincronizare cu orice semnal unic are potențialul de a face întreaga interfață inoperabilă.

Din fericire, interfețele DDR sunt asociate cu specificațiile JEDEC care documentează cerințele interfeței - dar numai pentru partea DRAM a interfeței. JEDEC nu specifică semnalul I/O al controlerului sau cerințele de sincronizare, astfel încât diferitele controlere vor avea comportamente unice care trebuie luate în considerare în timpul analizei. De exemplu, controlerele ar putea efectua deskewing pe o bază de interfață, byte, nibble sau biți individuali - sau deloc.

Asigurarea faptului că o interfață va funcționa necesită asigurarea faptului că cerințele de calitate și de sincronizare a semnalului sunt îndeplinite pentru toate semnalele și relațiile inter-grup, inclusiv comportamentele specifice controlerului. Acest lucru necesită simularea tuturor semnalelor și a datelor de formă de undă post-procesare pentru a extrage măsurătorile oculare și a interconecta timpii de zbor pentru a fi utilizați în timpul calculelor de sincronizare. Efectuarea acestei analize pentru o interfață DDR completă este dificilă, deoarece există zeci de semnale implicate. În mod ideal, această analiză ar trebui să fie complet automatizată, din cauza complexității și numărului de pași de analiză implicați.

Odată ce a fost definită o strategie de rutare adecvată, constrângerile pot fi surprinse grafic și introduse automat în aspect.

Analiza pre-layout definește un set de linii directoare de aspect care ar trebui să permită unui sistem să funcționeze corect, dacă explorarea pre-aranjare a fost cuprinzătoare și regulile de aspect au fost respectate complet. Verificarea post-aspect analizează comportamentul designului așa cum a fost de fapt prezentat, surprinzând cazurile în care liniile directoare nu au fost respectate corect sau pur și simplu nu erau suficient de cuprinzătoare.

Ambele forme de analiză sunt importante. Explorarea pre-aranjare ajută la optimizarea eforturilor de amenajare și la evitarea reprelucrării excesive. Verificarea post-aspect ajută la asigurarea faptului că designul este pregătit pentru verificarea prototipului și nu conține probleme care îl vor face să eșueze în laborator, unde depanarea, actualizarea și refabricarea consumă mult timp și costisitoare.

Explorarea pre-aranjare stabilește așteptările cu privire la modul în care va funcționa proiectarea și care vor fi marjele operaționale. Verificarea post-aspect trebuie să efectueze același proces analitic și să raporteze rezultatele în același mod ca explorarea pre-aranjare, astfel încât cele două seturi de rezultate să poată fi comparate cu ușurință. În mod ideal, procesul de analiză ar trebui să fie complet automatizat, datorită complexității și numărului de pași din proces. Exact asta face analiza HyperLynx DDR - utilizați același flux de analiză automată care raportează aceleași rezultate în același format - astfel încât orice probleme apărute în timpul layout-ului să poată fi izolate și rezolvate rapid.

Analiza DDR cu interfață completă este un proces complex, protocol și specific dispozitivului. Procesul analitic exact, măsurătorile formei de undă și calculul sincronizării diferă în funcție de tehnologia DRAM și de controlerul utilizat. HyperLynx înțelege cerințele protocolului pentru tehnologiile DDR-2,3,4,5 și LPDDR-2,3,4,5, inclusiv memoriile DDR5 tamponate (înregistrate). HyperLynx utilizează o combinație de modele de sincronizare și opțiuni de configurare a expertului de analiză pentru a stabili capacitățile controlerului și modul de configurare a analizei. Capacitățile Controller specificate prin expertul de analiză includ sincronizarea adresei 1T/2T, nivelarea de citire și scriere, configurarea terminării dinamice, capacitățile de deskewing DQ/DQS și multe altele.

Pe măsură ce ratele de date cresc, interacțiunile dintre semnale și rețeaua de livrare a energiei (PDN) devin mai importante și pot consuma o parte semnificativă din marja de operare disponibilă a designului. Modelarea acestor efecte necesită un model de simulare precis pentru rețeaua combinată de furnizare a semnalului/energiei. Analiza HyperLynx DDR este integrată perfect cu solutorul hibrid HyperLynx Advanced Solvers pentru a genera aceste modele de simulare. Cu analiza Power-Aware, efectele căilor de întoarcere a semnalului non-ideale, partajarea curentului căii de retur și zgomotul de comutare simultană pot fi incluse sau excluse selectiv din analiză, permițând cuantificarea amploării impactului lor asupra marjelor de funcționare.

Memoria DDR5 reprezintă un capitol complet nou în modelarea și simularea DDR, datorită includerii circuitelor de egalizare în receptoarele dispozitivelor. Acest lucru necesită o nouă generație de modele de simulare DDR5 (IBIS-AMI) și tehnici de simulare. În plus, DDR5 mandatează calcularea marginilor oculare la probabilități 1e-16, ceea ce nu este posibil cu tehnicile convenționale de simulare DDR. HyperLynx acceptă pe deplin modelele de simulare DDR5 IBIS-AMI cu cele mai recente caracteristici și acceptă mai multe metode de simulare pentru a oferi diferite compromisuri între viteza și acuratețea simulării. HyperLynx permite, de asemenea, utilizarea modelelor IBIS-AMI cu drivere analogice cu un singur capăt care au impedanțe variate de creștere/cădere și rate de margine - ceva care nu face parte nativă a specificației IBIS-AMI în sine.