Evenimente și webinarii Siemens EDA

Obțineți detalii despre Questa 2026.1: performanță de regresie mai rapidă, noi funcții de vizibilitate de depanare și îmbunătățiri de închidere a acoperirii pentru a aborda complexitatea crescândă a mediului UVM/SystemVerilog.

În acest webinar, vom arăta cum suplimentele adaptabile vă permit să extindeți Xpedition Standard la cerere: analiza integrității semnalului pre și post-layout (powered by HyperLynx), design rigid-flex și co-design avansat ECAD-MCAD.

Aflați cum strategiile de închidere a ceasului cu raportare bazată pe module identifică oportunitățile de optimizare în cascadă adânc în căile de ventilare și ventilatoare și maximizează wați economisiți pe oră de inginerie, permițând proiectarea cu consum redus de energie.

Aflați cum limbajul PSS vă permite să specificați intenția de verificare și să utilizați Questa One pentru a crea teste aleatorii pentru dvs.; iar acestea pot fi „realizate” pentru a rula pe diferite platforme, instrumente și etape de verificare.

Explorați arhitectura și microarhitectura SoftMax pentru a echilibra performanța, zona, resursele pentru inferența de margine. Descoperiți fluxurile de lucru agile de proiectare FPGA pentru a ține pasul cu algoritmii în evoluție.

Descoperiți modul în care Questa One Sim accelerează simularea cu tehnologia ParallelSIM, PSS încorporat, rezolvator de constrângeri VHDL, excluderi automate de acoperire a codului și multe altele pentru RTL, simulări la nivel de poartă și acoperire.

Acest webinar va introduce protocolul UALink, concentrându-se pe arhitectura și caracteristicile sale cheie care permit sisteme AI scalabile; apoi scufundați în capabilitățile esențiale ale Siemens Avery UALink Verification IP.

Acest webinar va introduce protocolul UALink, concentrându-se pe arhitectura și caracteristicile sale cheie care permit sisteme AI scalabile; apoi scufundați în capabilitățile esențiale ale Siemens Avery UALink Verification IP.

Descoperiți sinteza la nivel înalt și beneficiile sale în producerea rapidă și precisă a acceleratoarelor hardware. Vom acoperi proiectarea și verificarea pas cu pas a algoritmului Wake Word folosind HLS.

Fluxurile de lucru silozate creează blocaje care încetinesc ciclurile de proiectare și compromit calitatea. Acest webinar introduce o nouă abordare a mediilor de verificare sinergică folosind ecosistemul integrat Questa™ Developer/IVE.

Descoperiți modul în care Aprisa AI și sistemul Siemens EDA AI cresc productivitatea RTL-to-GDS de 10 ori, eficiența timpului de calcul de 3x și PPA cu 10%, cu ML și RL, AI generativ și agentic pentru învățare accelerată și automatizarea fluxului de lucru EDA.

Acest webinar arată modul în care Questa One Property Assist transformă solicitările utilizatorilor în solicitări LLM optimizate, preia soluțiile furnizate LLM și prezintă cele mai bune proprietăți SVA generate pentru utilizator.

Acest webinar introduce Questa One Sim CX, o soluție inovatoare de simulare bazată pe acoperire, care revoluționează verificarea UVM prin automatizarea inferenței acoperirii și stimulului, generând prejudecăți către zonele descoperite.

Aflați cum soluția Questa One DFT Verification, combinată cu Tessent Silicon Lifecycle Solutions, oferă o evoluție în experiența și performanța utilizatorului pentru a aborda aceste provocări emergente de verificare.

Aflați cum Questa One Sim FX optimizează campaniile de defecțiuni cu optimizarea listei de erori și capacități de clasificare a testelor și integrarea perfectă cu mediile existente de testare și capacități cuprinzătoare de analiză a erorilor.

Descoperiți cum Questa Verification IQ Testplan Author se integrează cu instrumentele de gestionare a ciclului de viață al aplicațiilor (Siemens Polarion și Jama) pentru a oferi o soluție colaborativă de trasabilitate care vă transformă fluxul de lucru de verificare

Această sesiune a introdus o soluție transformatoare de platforme conectate cu abordări bazate pe date și integrare AI pentru a aborda provocările cu care se confruntă interdependențele, limitările forței de muncă și eficiența și asigurarea calității.

În acest webinar, vom explora modul în care clasificarea funcțională a defectelor îmbunătățește acoperirea defectelor. Aflați avantajele integrării gradării funcționale a defecțiunilor în procesele DFT, abordând în mod specific defecțiunile care nu pot fi testate prin teste de scanare.

Această sesiune a acoperit Avery Verification IP for Ethernet 1.6T, Infiniband, UALink și UEC; oferind acoperire completă a protocolului, scalabilitate și depanare avansată pentru a verifica proiectele complexe pentru conectivitatea de ultimă generație.

Acest webinar va aprofunda rolul critic al verificării securității hardware, subliniind de ce este esențial pentru protejarea proiectelor FPGA moderne de la RTL până la bitstream FPGA. Recomandat: Bitwise de Red Balloon Security

În acest webinar, vom explora puterea codului de depanare și a acoperirii funcționale în timp ce simularea RTL este încă în desfășurare și modul în care analiza interactivă a acoperirii poate duce la proiectarea semnificativ mai rapidă și la crearea bancului de testare.

Această sesiune va arăta cum să accelerați analiza cauzelor principale și să reduceți recuperarea depanării cu Questa Verification IQ Regression Navigator - o soluție de verificare bazată pe date bazată pe browser de generație următoare, bazată pe date.

Această sesiune va aprofunda caracteristicile avansate ale IP-ului de verificare PCIe Gen 7 Avery, inclusiv crearea dinamică a testbenchului, generarea sofisticată de trafic, injectarea erorilor și verificările de conformitate a protocolului

Acest webinar se va concentra pe utilizarea SafetyScope pe tot parcursul ciclului de proiectare a siguranței: faza arhitecturală, faza RTL și faza post-sinteză. Demo-uri: Valori FIT și ISO 26262, ce se întâmplă dacă analiza pentru a ajunge la ASIL B, liste de erori optimizate.

Depanarea bancurilor de testare poate fi o provocare, astfel încât acest webinar va arăta capacități de simplificare și accelerare a procesului, cum ar fi etapele de bază ale liniei, monitorizarea variabilelor dinamice, depanarea constrângerilor și vizualizarea topologiei UVM

Acest webinar vă va dota cu metode cuprinzătoare de conformitate de siguranță și securitate pentru a aborda cerințele actuale și emergente pentru proiectele FPGA utilizând verificarea echivalenței FPGA de la RTL la Bitstream.

Această sesiune va explora caracteristicile puternice Smart Regression din Questa Verification IQ Regression Navigator de la Siemens EDA - o soluție de verificare bazată pe date AI/ML, bazată pe browser de generație următoare, bazată pe browser.

Acest webinar va arăta limitările verificării modelului de referință FPU C ++ existent față de un flux alternativ care utilizează verificarea formală a proprietăților pentru a verifica eficient proiectele FPU; asigurând acuratețea și fiabilitatea acestora.