Verificação sem estímulos

Um aplicativo de busca de problemas formais totalmente automático que encontra problemas profundamente ocultos devido a erros comuns de codificação RTL, o Formal Inspection possibilita a eliminação de uma ampla variedade de problemas sem um testbench.

A análise de conectividade no Questa One SFV é uma solução totalmente automatizada para verificar exaustivamente a conectividade estática e dinâmica sem exigir conhecimento de linguagens formais ou de especificação de propriedades.

O Questa Increase Coverage é uma solução formal automática para obter o fechamento mais rápido da cobertura de código, que aborda um fato incontestável da verificação: alguma fração do código descoberto sempre permanece.

As bibliotecas VIP formais AMBA e OnChip melhoram a qualidade e reduzem os cronogramas ao incorporar experiência em protocolos e metodologias em pacotes de afirmações reutilizáveis que suportam interfaces populares padrão do setor.

O Questa One SFV Property Verification descobre exaustivamente quaisquer erros de projeto que possam ocorrer, sem precisar de estímulos específicos para detectar o problema. Isso garante que o design verificado esteja livre de problemas em todos os cenários de entrada legal.

A análise de registro SFV Questa One automatiza a verificação exaustiva do controle e do comportamento do registro de status em relação à especificação de registro CSV ou IP-XACT.

A análise de segurança no Questa One SFV é uma solução totalmente automatizada para verificar exaustivamente se somente os caminhos que você especificar podem alcançar elementos de armazenamento críticos ou de segurança.

O Questa One SFV RTL Equivalence compara automaticamente os blocos de código RTL de especificação e RTL de implementação usando uma análise formal exaustiva. Não é necessário conhecimento de linguagens formais ou de especificação de propriedades.

A análise de sensibilidade X no Questa One SFV é uma solução automatizada que elimina exaustivamente os problemas 'X' no nível RTL sem uma bancada de testes.

A solução Siemens Questa Equivalent FPGA garante que os fluxos de implementação do FPGA, como síntese e otimizações de local e rota, não introduzam erros funcionais.

A verificação Gap Free otimiza a qualidade dos projetos digitais ao provar todas as funcionalidades de todas as entradas, resultando em baixas taxas de fuga de problemas sem precedentes.

A verificação de design de alto nível com a expansão Questa HL-SYC ajuda a eliminar problemas antes da síntese, iniciando a verificação mais cedo no fluxo.

O Questa One SFV Trust Analysis emprega análise automatizada para detectar e relatar problemas de vulnerabilidade em relação à segurança.

Garante a conformidade dos projetos RISC-V com o ISA e os pré-requisitos funcionais, acelerando a verificação ao eliminar a necessidade de criação de bancadas de teste.

A análise de FPU Questa One SFV minimiza significativamente a carga de trabalho de verificação, garantindo o alinhamento preciso das implementações de ponto flutuante com os resultados desejados.

A Análise de Proteção de Falhas é uma solução baseada em tecnologia formal, que analisa as falhas injetando-as e verificando formalmente seus resultados quanto à segurança e proteção do hardware.

O aplicativo Questa Post Silicon Debug aproveita a análise formal e a síntese de propriedades para rapidamente causar problemas de lógica nas profundezas de um SoC e provar que as correções não quebrarão mais nada.