Verificação sem estímulos

Um aplicativo formal de busca de problemas totalmente automático que encontra problemas profundamente ocultos devido a erros comuns de codificação RTL, o Questa Inspect torna possível eliminar uma ampla gama de problemas sem um testbench.

O aplicativo Questa Check Connect é uma solução totalmente automatizada para verificar exaustivamente a conectividade estática e dinâmica sem exigir conhecimento de linguagens formais ou de especificação de propriedades.

O Questa Increase Coverage é uma solução formal automática para obter o fechamento mais rápido da cobertura de código, que aborda um fato incontestável da verificação: alguma fração do código descoberto sempre permanece.

As bibliotecas Questa Formal VIP AMBA e OnChip melhoram a qualidade e reduzem os cronogramas ao incorporar experiência em protocolos e metodologias em pacotes de afirmações reutilizáveis que suportam interfaces populares padrão do setor.

O Questa Verify Property descobre exaustivamente quaisquer erros de projeto que possam ocorrer, sem precisar de estímulos específicos para detectar o problema. Isso garante que o design verificado esteja livre de problemas em todos os cenários de entrada legal.

O aplicativo Questa Check Register automatiza a verificação exaustiva do controle e do comportamento do registro de status em relação à especificação de registro CSV ou IP-XACT.

O aplicativo Questa Verify Secure é uma solução totalmente automatizada para verificar exaustivamente se somente os caminhos que você especificar podem alcançar elementos de armazenamento críticos ou de segurança.

O Questa Equivalent RTL compara automaticamente os blocos de código RTL de especificação e RTL de implementação usando uma análise formal exaustiva. Não é necessário conhecimento de linguagens formais ou de especificação de propriedades.

O Questa Check X é um aplicativo automatizado que elimina exaustivamente os problemas 'X' no nível RTL sem um testbench.

A solução Siemens Questa Equivalent FPGA garante que os fluxos de implementação do FPGA, como síntese e otimizações de local e rota, não introduzam erros funcionais.

O Questa GapFree otimiza a qualidade dos designs digitais ao provar todas as funcionalidades de todas as entradas, resultando em baixas taxas de fuga de problemas sem precedentes.

A verificação de design de alto nível com a expansão Questa HL-SYC ajuda a eliminar problemas antes da síntese, iniciando a verificação mais cedo no fluxo.

O Questa Verify Trust emprega análise automatizada para detectar e relatar problemas de vulnerabilidade em relação à segurança.

Garante a conformidade dos projetos RISC-V com o ISA e os pré-requisitos funcionais, acelerando a verificação ao eliminar a necessidade de criação de bancadas de teste.

O aplicativo Questa FPU minimiza significativamente a carga de trabalho de verificação, garantindo o alinhamento preciso das implementações de ponto flutuante com os resultados desejados.

O aplicativo Questa Analyze Fault é uma solução baseada na tecnologia formal Questa, que analisa as falhas injetando-as e verificando formalmente seu resultado quanto à segurança e proteção do hardware.

O Analyze Architecture é uma solução inovadora que fornece ao usuário a capacidade de verificar grandes sistemas de hardware, se eles estão em conformidade com a arquitetura especificada.

O aplicativo Questa Post Silicon Debug aproveita a análise formal e a síntese de propriedades para rapidamente causar problemas de lógica nas profundezas de um SoC e provar que as correções não quebrarão mais nada.