Eventos e webinars da Siemens EDA

Obtenha detalhes sobre o Questa 2026.1: desempenho de regressão mais rápido, novos recursos de visibilidade de depuração e aprimoramentos de fechamento de cobertura para lidar com a crescente complexidade do ambiente UVM/SystemVerilog.

Neste webinar, mostraremos como complementos adaptáveis permitem que você estenda o Xpedition Standard sob demanda: análise de integridade de sinal antes e depois do layout (powered by HyperLynx), design rígido e flexível e codesign avançado entre ECAD e MCAD.

Saiba como as estratégias de controle de relógio com relatórios baseados em módulos identificam oportunidades de otimização em cascata nas profundezas dos caminhos de entrada e saída e maximizam os watts economizados por hora de engenharia, permitindo projetos com baixo consumo de energia.

Saiba como a linguagem PSS permite que você especifique a intenção de verificação e use o Questa One para criar testes aleatórios para você; e eles podem ser “realizados” para serem executados em várias plataformas, ferramentas e estágios de verificação.

Explore a arquitetura e a microarquitetura SoftMax para equilibrar desempenho, área e recursos para inferência de borda. Descubra fluxos de trabalho ágeis de design de FPGA para acompanhar a evolução dos algoritmos.

Descubra como o Questa One Sim acelera a simulação com a tecnologia ParallelSim, PSS integrado, solucionador de restrições VHDL, exclusões automatizadas de cobertura de código e muito mais para RTL, simulações em nível de porta e cobertura.

Este webinar apresentará o protocolo UALink, com foco em sua arquitetura e nos principais recursos que permitem sistemas de IA escaláveis; em seguida, mergulhe nos recursos essenciais do Siemens Avery UALink Verification IP.

Este webinar apresentará o protocolo UALink, com foco em sua arquitetura e nos principais recursos que permitem sistemas de IA escaláveis; em seguida, mergulhe nos recursos essenciais do Siemens Avery UALink Verification IP.

Descubra a síntese de alto nível e seus benefícios na produção rápida e precisa de aceleradores de hardware. Abordaremos o design e a verificação passo a passo do algoritmo Wake Word usando HLS.

Fluxos de trabalho isolados criam gargalos que retardam os ciclos de projeto e comprometem a qualidade. Este webinar apresenta uma nova abordagem para ambientes de verificação sinérgica usando o ecossistema integrado do Questa™ Developer/IVE.

Descubra como a Aprisa AI e o sistema de IA Siemens EDA aumentam a produtividade de RTL para GDS em 10 vezes, a eficiência do tempo de computação em 3 vezes e o PPA em 10%, com ML e RL, IA generativa e agente para aprendizado acelerado e automação do fluxo de trabalho EDA.

Este webinar mostra como o Questa One Property Assist transforma solicitações de usuário em solicitações de LLM otimizadas, recupera soluções fornecidas pelo LLM e apresenta as melhores propriedades de SVA geradas para o usuário.

Este webinar apresenta o Questa One Sim CX, uma solução inovadora de simulação baseada em cobertura que revoluciona a verificação de UVM ao automatizar a inferência de cobertura e estímulo, enviesando a geração para áreas descobertas.

Saiba como a solução Questa One DFT Verification, combinada com a Tessent Silicon Lifecycle Solutions, oferece uma evolução na experiência e no desempenho do usuário para enfrentar esses desafios emergentes de verificação.

Saiba como o Questa One Sim FX otimiza campanhas de falhas com otimização da lista de falhas e recursos de classificação de testes, além de integração perfeita com ambientes de teste existentes e recursos abrangentes de análise de falhas.

Descubra como o Questa Verification IQ Testplan Author se integra às ferramentas de gerenciamento do ciclo de vida de aplicativos (Siemens Polarion e Jama) para oferecer uma solução colaborativa de rastreabilidade que transforma seu fluxo de trabalho de verificação

Esta sessão apresentou uma solução transformadora de plataformas conectadas com abordagens baseadas em dados e integração de IA para enfrentar os desafios enfrentados pelas interdependências, limitações e eficiência da força de trabalho e garantia de qualidade.

Neste webinar, exploraremos como a classificação funcional de falhas melhora a cobertura de defeitos. Conheça as vantagens de integrar a classificação funcional de falhas aos processos de DFT, abordando especificamente falhas não testáveis por meio de testes de escaneamento.

Esta sessão abordou o Avery Verification IP para Ethernet 1.6T, Infiniband, UAlink e UEC; fornecendo cobertura abrangente de protocolo, escalabilidade e depuração avançada para verificar projetos complexos para conectividade de próxima geração.

Este webinar abordará o papel crítico da verificação de segurança de hardware, descrevendo por que ela é essencial para proteger os designs modernos de FPGA, do RTL ao fluxo de bits do FPGA. Destaque: Bitwise da Red Balloon Security

Neste webinar, exploraremos o poder do código de depuração e da cobertura funcional enquanto a simulação RTL ainda está em execução, e como a análise de cobertura interativa pode levar a um design e uma implementação significativamente mais rápidos no banco de testes.

Esta sessão mostrará como acelerar a análise da causa raiz e reduzir o tempo de recuperação de depuração com o Questa Verification IQ Regression Navigator, uma solução colaborativa de verificação baseada em dados baseada em navegador de última geração.

Esta sessão abordará os recursos avançados do IP de verificação PCIe Gen 7 da Avery, incluindo criação dinâmica de bancos de testes, geração sofisticada de tráfego, injeção de erros e verificações de conformidade de protocolo

Este webinar se concentrará no uso do SafetyScope em todo o ciclo de projeto de segurança: fase arquitetônica, fase RTL e fase pós-síntese. Demonstrações: métricas FIT e ISO 26262, análise hipotencializada para alcançar o ASIL B, listas de falhas otimizadas.

A depuração de bancos de teste pode ser um desafio, portanto, este webinar mostrará recursos para simplificar e acelerar o processo, como escalonamento básico de linha, monitoramento dinâmico de variáveis, depuração de restrições e visualização da topologia UVM

Este webinar fornecerá métodos abrangentes de conformidade de segurança e proteção para lidar com os requisitos atuais e emergentes de projetos de FPGA usando a verificação de equivalência de FPGA do RTL ao Bitstream.

Esta sessão explorará os poderosos recursos de regressão inteligente do Questa Verification IQ Regression Navigator da Siemens EDA — uma solução de verificação colaborativa de última geração baseada em navegador e baseada em dados de IA/ML.

Este webinar mostrará as limitações da verificação do modelo de referência C++ de FPU existente versus um fluxo alternativo usando a verificação formal de propriedades para verificar com eficácia os projetos de FPU, garantindo sua precisão e confiabilidade.