Eventos e webinars da Siemens EDA

Corrija restrições de randomização quebradas em tempo real usando a janela de depuração de restrições do Questa — inspecione variáveis, visualize distribuições e isole conflitos em um único ponto de interrupção sem recompilação.

Neste webinar, a Siemens EDA e a Intel Foundry apresentarão a tecnologia de ponte embarcada e suas aplicações de mercado.

Crie uma base sólida na modelagem de dados EDM. Saiba como a Biblioteca EDM estrutura e define dados, conecta objetos por meio de relacionamentos e reúne esses conceitos em um modelo de dados prático. Nenhuma experiência anterior é necessária.

Saiba como a Siemens EDA e o IEEE CEDA DATC estão acelerando a pesquisa acadêmica de EDA com os primeiros benchmarks públicos de P&R da Aprisa sobre casos de teste abertos e PDKs, reproduzíveis via GitHub, apresentados no ICCAD-2025 para pesquisas de RTL para GDS.

O Catapult AI NN fornece um fluxo automatizado que começa com um modelo de rede neural Python e gera um acelerador de hardware RTL, permitindo a rápida exploração do projeto para otimizar as metas de PPA.

Descubra como usar as melhores práticas do Xpedition EDM e do HyperLynx para melhorar o gerenciamento de dados de simulação, simplificar os fluxos de trabalho de verificação e criar um fio digital rastreável entre o projeto e a verificação do PCB.

Desafios de restrições de tempo relacionados ao DFT: Esse fluxo representa uma solução que integra o Gencellicon ao Tessent DFT para geração estruturada de restrições, validação automatizada e propagação consistente.

Veja como o Tessent MemoryBist integra o ECC para obter ganhos de rendimento na fabricação: mascaramento de bits ECC, prevenção de escape de teste e reparo assistido por ECC como uma solução autônoma ou emparelhada por redundância para confiabilidade no sistema.

Obtenha detalhes sobre o Questa 2026.1: desempenho de regressão mais rápido, novos recursos de visibilidade de depuração e aprimoramentos de fechamento de cobertura para lidar com a crescente complexidade do ambiente UVM/SystemVerilog.

Neste webinar, mostraremos como complementos adaptáveis permitem que você estenda o Xpedition Standard sob demanda: análise de integridade de sinal antes e depois do layout (powered by HyperLynx), design rígido e flexível e codesign avançado entre ECAD e MCAD.

Saiba como as estratégias de controle de relógio com relatórios baseados em módulos identificam oportunidades de otimização em cascata nas profundezas dos caminhos de entrada e saída e maximizam os watts economizados por hora de engenharia, permitindo projetos com baixo consumo de energia.

Saiba como a linguagem PSS permite que você especifique a intenção de verificação e use o Questa One para criar testes aleatórios para você; e eles podem ser “realizados” para serem executados em várias plataformas, ferramentas e estágios de verificação.

Explore a arquitetura e a microarquitetura SoftMax para equilibrar desempenho, área e recursos para inferência de borda. Descubra fluxos de trabalho ágeis de design de FPGA para acompanhar a evolução dos algoritmos.

Descubra como o Questa One Sim acelera a simulação com a tecnologia ParallelSim, PSS integrado, solucionador de restrições VHDL, exclusões automatizadas de cobertura de código e muito mais para RTL, simulações em nível de porta e cobertura.

Este webinar apresentará o protocolo UALink, com foco em sua arquitetura e nos principais recursos que permitem sistemas de IA escaláveis; em seguida, mergulhe nos recursos essenciais do Siemens Avery UALink Verification IP.

Este webinar apresentará o protocolo UALink, com foco em sua arquitetura e nos principais recursos que permitem sistemas de IA escaláveis; em seguida, mergulhe nos recursos essenciais do Siemens Avery UALink Verification IP.

Descubra a síntese de alto nível e seus benefícios na produção rápida e precisa de aceleradores de hardware. Abordaremos o design e a verificação passo a passo do algoritmo Wake Word usando HLS.

Fluxos de trabalho isolados criam gargalos que retardam os ciclos de projeto e comprometem a qualidade. Este webinar apresenta uma nova abordagem para ambientes de verificação sinérgica usando o ecossistema integrado do Questa™ Developer/IVE.

Descubra como a Aprisa AI e o sistema de IA Siemens EDA aumentam a produtividade de RTL para GDS em 10 vezes, a eficiência do tempo de computação em 3 vezes e o PPA em 10%, com ML e RL, IA generativa e agente para aprendizado acelerado e automação do fluxo de trabalho EDA.

Este webinar mostra como o Questa One Property Assist transforma solicitações de usuário em solicitações de LLM otimizadas, recupera soluções fornecidas pelo LLM e apresenta as melhores propriedades de SVA geradas para o usuário.

Este webinar apresenta o Questa One Sim CX, uma solução inovadora de simulação baseada em cobertura que revoluciona a verificação de UVM ao automatizar a inferência de cobertura e estímulo, enviesando a geração para áreas descobertas.

Saiba como a solução Questa One DFT Verification, combinada com a Tessent Silicon Lifecycle Solutions, oferece uma evolução na experiência e no desempenho do usuário para enfrentar esses desafios emergentes de verificação.

Saiba como o Questa One Sim FX otimiza campanhas de falhas com otimização da lista de falhas e recursos de classificação de testes, além de integração perfeita com ambientes de teste existentes e recursos abrangentes de análise de falhas.

Descubra como o Questa Verification IQ Testplan Author se integra às ferramentas de gerenciamento do ciclo de vida de aplicativos (Siemens Polarion e Jama) para oferecer uma solução colaborativa de rastreabilidade que transforma seu fluxo de trabalho de verificação

Esta sessão apresentou uma solução transformadora de plataformas conectadas com abordagens baseadas em dados e integração de IA para enfrentar os desafios enfrentados pelas interdependências, limitações e eficiência da força de trabalho e garantia de qualidade.

Neste webinar, exploraremos como a classificação funcional de falhas melhora a cobertura de defeitos. Conheça as vantagens de integrar a classificação funcional de falhas aos processos de DFT, abordando especificamente falhas não testáveis por meio de testes de escaneamento.