Zunifikowane debugowanie
all
Ta sama wizualizacja w wielu przepływach
Niezależnie od tego, czy wykonujesz symulację, emulację czy prototypowanie, Visualizer jest ujednoliconym rozwiązaniem debugowania.
Intuicyjne debugowanie
Veloce Visualizer App
Kontekstowa, skalowalna, szybka i intuicyjna platforma weryfikacji dla wszystkich przepływów weryfikacji funkcjonalnej w całym cyklu projektowania.
Skontaktuj się z naszym zespołem sprzedaży 1-800-547-3000
Dlaczego Veloce Visualizer App?
Obecnie projekty są bardziej złożone, z różnymi komponentami i wymaganymi analizami, takimi jak analogowe, cyfrowe, zasilanie, DFT, bezpieczeństwo i bezpieczeństwo. Zapewnienie wierności i solidności takiego projektu wymaga, aby inżynierowie weryfikacyjni bardzo wcześnie zaplanowali debugowanie. Według badania Wilsona z 2022 roku inżynierowie zajmujący się projektowaniem i weryfikacją spędzają 46% czasu projektu na debugowanie.
Visualizer to najnowocześniejsza platforma debugowania odpowiednia do dzisiejszych wyzwań związanych z weryfikacją funkcjonalną. Dzięki płynnemu łączeniu wszystkich zaawansowanych funkcji debugowania oraz integracji stanowisk testowych UVM i emulacji Veloce, Visualizer zapewnia wysokowydajne debugowanie dla SOC na poziomie bloku, IP i pełnochipowych SoC.
- Zunifikowana platforma debugowania dla wszystkich platform wspomaganych sprzętem, takich jak Veloce Strato, Veloce Primo, Veloce ProFPGA i symulacja
- Bardzo szybka, wysoka pojemność i skalowalna architektura do obsługi dużych i bardzo dużych projektów.
- Jeden silnik debugowania dla wszystkich potrzeb debugowania debugowanie RTL, debugowanie projektów GLE, debugowanie testbench, debugowanie UVM, debugowanie SW, asercja, transakcje, analiza mocy i zasięg funkcjonalny.
- Bogactwo funkcji, intuicyjne okna i bogaty zestaw kolorów ułatwiają debugowanie, skracają czas debugowania i zwiększają produktywność.
Elastyczność
all
Obsługa wielu typów danych
Wizualizator odczytuje różne typy danych weryfikacyjnych i projektowych. Dane z projektu, stanowiska testowego, asercji, mocy, wykonania oprogramowania i sygnałów AMS mogą być wyświetlane jednocześnie.
Skalowalność
all
Od największych do najmniejszych wzorów
Zaprojektowany do skalowania przy użyciu znacznych ilości danych debugowania z elastycznością powiększania na poziomie jednostki lub pojedynczej sieci.
Kluczowe cechy
Jedno rozwiązanie
Visualizer to jedna platforma debugowania dla wszystkich potrzeb weryfikacji funkcjonalnej, takich jak HDL, testbench, analiza zasięgu, analiza mocy i debugowanie oprogramowania. Wszystko, co przydatne, znajduje się w jednym miejscu i jednym znanym środowisku, co poprawia jakość weryfikacji i produktywność bez konieczności uczenia się.
Zoptymalizowane wykorzystanie zasobów
Wraz ze wzrostem rozmiarów projektowych i ilości danych debugowania ważne jest, aby wziąć pod uwagę wykorzystanie zasobów i wrażenia użytkownika. Program Visualizer został zaprojektowany tak, aby zapewnić, że różne metodologie dostarczane w programie Visualizer nie zużywają nadmiernie dostępnych zasobów. To zoptymalizowane wykorzystanie zasobów oznacza, że maszyny z dużą ilością pamięci RAM nie są wymagane do korzystania z programu Visualizer.
Świadomy kontekstu
Wizualizator rozumie rodzaj przetwarzanych danych. Oprócz zapewnienia specjalistycznych okien, które są specyficzne dla przepływów świadomych zasilaniu, dostępne są wszystkie istniejące okna, takie jak okno źródłowe, okno schematyczne, okno zmienne i okno przebiegu, aby ulepszyć debugowanie.
