Skip to main content
Ta strona jest wyświetlana przy użyciu automatycznego translatora. Czy chcesz wyświetlić ją w języku angielskim?

Przegląd

Obsługa odlewni półprzewodników

Przepływy procesów specyficznych dla odlewni, które są budowane, testowane i certyfikowane.

Niebieska maska z logo odlewni.

Przepływy referencyjne z certyfikatem odlewnictwa

Siemens ściśle współpracuje z wiodącymi odlewniami półprzewodników, które oferują produkcję, montaż i testowanie opakowań w celu certyfikacji technologii projektowania i weryfikacji.

Obsługiwane technologie TSMC 3DFabric

Taiwan Semiconductor Manufacturing Company (TSMC®) jest największą na świecie dedykowaną odlewnią półprzewodników. TSMC oferuje wiele zaawansowanych technologii pakowania IC, dla których certyfikowano rozwiązanie do projektowania opakowań Siemens EDA IC.

Nasza ciągła współpraca z TSMC z powodzeniem zaowocowała automatyczną certyfikacją przepływu pracy dla ich technologii integracji InFO, która jest częścią 3D Fabric platforma. Dla wspólnych klientów certyfikacja ta umożliwia opracowywanie innowacyjnych i wysoce zróżnicowanych produktów końcowych przy użyciu najlepszego w swojej klasie oprogramowania EDA i wiodących w branży zaawansowanych technologii integracji opakowań.

Nasze zautomatyzowane przepływy pracy projektowe Info_OS i Info_POP są teraz certyfikowany przez TSMC. Te przepływy pracy obejmują Innovator3D IC, Xpedition Package Designer, HyperLynx DRK, i Calibre nmDRC technologie.

Zintegrowany Fanout (InFO)

Zgodnie z definicją TSMC, InFO to innowacyjna platforma technologiczna integracji systemów na poziomie płytek, wyposażona w RDL o wysokiej gęstości (warstwa redystrybucji) i TIV (Through InFO Via) do połączeń o wysokiej gęstości i wydajności w różnych zastosowaniach, takich jak mobilne, obliczenia o wysokiej wydajności itp. Platforma InFO oferuje różne schematy pakietów w 2D i 3D, które są zoptymalizowane pod kątem określonych zastosowań.

Info_OS wykorzystuje technologię InFO i oferuje większą gęstość 2/2µm szerokość/przestrzeń linii RDL, aby zintegrować wiele zaawansowanych chipów logicznych do aplikacji sieciowych 5G. Umożliwia hybrydowe podziały padów na SoC z minimalnym skokiem wejścia/wyjścia 40 µm, minimalnym skokiem wypukłości C4 Cu 130 µm i > 2X rozmiarem siatki InFO na podłożach >65 x 65 mm.

Info_pop, pierwszy w branży pakiet wentylatorów 3D na poziomie waflowym, oferuje RDL i TIV o wysokiej gęstości, aby zintegrować mobilny AP z układaniem pakietów DRAM do aplikacji mobilnych. W porównaniu z FC_POP, Info_pop ma cieńszy profil i lepsze parametry elektryczne i termiczne ze względu na brak podłoża organicznego i wybrzuszenia C4.

Chip na waflu na podłożu (CoWoS)

Integruje logikę i pamięć w celowaniu 3D, sztucznej inteligencji i HPC. Innovator3D IC tworzy, optymalizuje i zarządza modelem 3D całego zespołu urządzeń CowOS.

Wafel na wafelku (WoW)

Innovator3D IC tworzy, optymalizuje i zarządza cyfrowym modelem bliźniaczym 3D, który napędza szczegółowe projektowanie i weryfikację.

System na zintegrowanych układach (SoiC)

Innovator3D IC optymalizuje i zarządza cyfrowym modelem bliźniaczym 3D, który napędza projektowanie, a następnie weryfikację za pomocą technologii Calibre.

A diagram showing the integration of HBM in xPD with various components and connections.

Kluczowe technologie firmy Intel Foundry

Intel uwalnia swoją wiedzę w zakresie projektowania i produkcji krzemu, aby budować produkty zmieniające świat swoich klientów.

Wbudowany wielofunkcyjny most połączeniowy (EMIB)

Wbudowany wielofunkcyjny mostek interkonektowy (EMIB) to mały kawałek krzemu, który jest osadzony w organicznej wnęce podłoża opakowania. Zapewnia szybką ścieżkę interfejsu matrycy do matrycy o dużej przepustowości. Siemens zapewnia certyfikowany przepływ projektowania z zakresu współprojektowania DIE/pakietów, weryfikacji funkcjonalnej, układu fizycznego, termicznej, analizy SI/PI/EMIR i weryfikacji montażu.

Przepływ referencyjny z certyfikatem UMC

United Microelectronics Corporation (UMC) zapewnia wysokiej jakości łączenie hybrydowe matryc i płytek do integracji 3D IC.

Poznaj dodatkowe zasoby