Voor verpakkingstechnologieën zoals fan-out wafer-level packaging (FOWLP) kan het ontwerp- en verificatieproces van de verpakking een uitdaging zijn. Omdat FOWLP-productie op „wafelniveau” plaatsvindt, wordt er ook maskers gegenereerd, vergelijkbaar met de productiestroom van SoC. Er moeten solide processen voor het ontwerp en de controle van verpakkingen aanwezig zijn, zodat ontwerpers ervoor kunnen zorgen dat de FOWLP-produceerbaarheid door de gieterij of het OSAT-bedrijf kan worden gegarandeerd. Het Xpedition® Enterprise Printed Circuit Board (PCB) platform biedt een platform voor co-ontwerp en verificatie dat gebruik maakt van zowel pakketontwerpomgevingen als fysieke SoC-verificatietools voor FOWLP. De Calibre 3DStack-functionaliteit breidt de signoff-verificatie op Calibre-matrijsniveau uit om DRC- en LVS-controle uit te voeren van complete systemen met meerdere matrijzen, inclusief verpakking op waferniveau, op elk procesknooppunt, zonder de huidige gereedschapsstromen te onderbreken of nieuwe gegevensformaten nodig te hebben.
Nauwkeurige verificatie van ontwerpen voor verpakkingen op waferniveau met ventilator (FOWLP) vereist de integratie van omgevingen voor het ontwerpen van verpakkingen met system-on-chip (SoC) -verificatietools om de maakbaarheid en prestaties van de verpakking te garanderen
Verpakkingen op waferniveau (WLP) maken een hogere vormfactor en betere prestaties mogelijk in vergelijking met ontwerpen met geïntegreerde schakelingen (IC) op systeem-op-chip (SoC). Hoewel er veel ontwerpstijlen voor verpakkingen op waferniveau zijn, is een uitwaaierbare verpakking op waferniveau (FOWLP) een populaire technologie die gevalideerd is voor silicium. Om FOWLP-ontwerpers echter een aanvaardbaar rendement en prestaties te garanderen, moeten bedrijven voor elektronische ontwerpautomatisering (EDA), uitbestede halfgeleiderassemblage en -tests (OSAT's) en gieterijen samenwerken om consistente, uniforme, geautomatiseerde ontwerp- en fysieke verificatiestromen tot stand te brengen. Door omgevingen voor het ontwerpen van pakketten te combineren met fysieke SoC-verificatietools, zijn de nodige platforms voor co-ontwerp en verificatie aanwezig. Met de verbeterde ontwerpmogelijkheden voor printplaten (PCB's) van het Xpedition Enterprise-platform en de uitgebreide op GDSII gebaseerde verificatiefunctionaliteit van het Calibre-platform in combinatie met de Calibre 3DStack-extensie, kunnen ontwerpers nu DRC- en LVS-verificatie op matrijsniveau van Calibre toepassen op een breed scala aan gestapelde 2.5D- en 3D-matrijsassemblages, waaronder FOWLP, om de maakbaarheid en prestaties te garanderen.