Verifikācija bez stimula

Pilnībā automātiska formāla problēmu meklēšanas lietotne, kas atrod dziļi slēptas problēmas izplatītu RTL kodēšanas kļūdu dēļ, Questa Inspect ļauj novērst plašu problēmu klāstu bez testa stenda.

Questa Check Connect lietotne ir pilnībā automatizēts risinājums, lai pilnībā pārbaudītu statisko un dinamisko savienojamību, neprasot zināšanas par formālajām vai īpašuma specifikācijas valodām.

Questa Increase Coverage ir automātisks formāls risinājums, lai ātrāk panāktu koda pārklājuma slēgšanu, kas novērš neapstrīdamu verifikācijas faktu: vienmēr paliek daļa neatklātā koda.

Questa Formal VIP AMBA & OnChip bibliotēkas uzlabo kvalitāti un samazina grafikus, veidojot protokolu un metodoloģijas zināšanas atkārtoti lietojamu apgalvojumu paketēs, kas atbalsta populāras nozares standarta saskarnes.

Questa Verify Property izsmeļoši atklāj visas dizaina kļūdas, kas var rasties, neprasot īpašu stimulu, lai atklātu problēmu. Tas nodrošina, ka pārbaudītais dizains ir bez problēmām visos juridiskajos ievades scenārijos.

Questa Check Register lietotne automatizē izsmeļošu kontroles un statusa reģistra uzvedības pārbaudi attiecībā uz CSV vai IP-XACT reģistra specifikāciju.

Questa Verify Secure lietotne ir pilnībā automatizēts risinājums, lai pilnībā pārbaudītu, vai tikai jūsu norādītie ceļi var sasniegt drošības vai drošībai kritiskos krātuves elementus.

Questa Equivalent RTL automātiski salīdzina specifikācijas RTL un ieviešanas RTL koda blokus, izmantojot izsmeļošu formālu analīzi. Nav nepieciešamas formālās vai īpašuma specifikācijas valodas zināšanas.

Questa Check X ir automatizēta lietojumprogramma, kas izsmeļoši izslēdz “X” problēmas RTL līmenī bez testbenda.

Siemens Questa Equivalent FPGA risinājums nodrošina, ka FPGA ieviešanas plūsmas, piemēram, sintēze un vietas un maršruta optimizācija, nerada funkcionālas kļūdas.

Questa GapFree optimizē digitālo dizainu kvalitāti, pierādot visu izejvielu funkcionalitāti, kā rezultātā rodas vēl nebijuši zemi problēmu novēršanas rādītāji.

Augsta līmeņa dizaina verifikācija ar Questa HL-SYC paplašināšanu palīdz novērst problēmas pirms sintēzes, sākot verifikāciju agrāk plūsmā.

Questa Verify Trust izmanto automatizētu analīzi, lai atklātu un ziņotu par neaizsargātības problēmām saistībā ar drošību.

Nodrošina RISC-V konstrukciju atbilstību ISA un funkcionālajiem priekšnoteikumiem, paātrinot pārbaudi, novēršot nepieciešamību pēc testbenda izveides.

Questa FPU lietojumprogramma ievērojami samazina verifikācijas darba slodzi, nodrošinot precīzu peldošā punkta ieviešanas saskaņošanu ar vēlamajiem rezultātiem.

Questa Analyze Fault lietojumprogramma ir risinājums, kas balstīts uz Questa formālo tehnoloģiju, kas analizē defektus, tos injicējot un oficiāli pārbauda to rezultātu aparatūras drošībai un drošībai.

Analyze Architecture ir revolucionārs risinājums, kas lietotājam nodrošina iespēju pārbaudīt lielas aparatūras sistēmas, vai tās atbilst norādītajai arhitektūrai.

Lietotne Questa Post Silicon Debug izmanto formālu analīzi un īpašumu sintēzi, lai ātri izraisītu problēmas loģikā dziļi SoC iekšienē un pierādītu, ka labojumi neko citu nesabojās.