Skip to main content
자동 번역이 적용된 페이지입니다. 영어로 보시겠습니까?
Siemens 딥 블루 단색 배경
젠셀리콘예요

제약조건 빌더

RTL이나 넷리스트에서 타이밍 제약을 생성하세요.계층 구조의 모든 계층에서 다양한 모드의 디자인 클럭 구조와 전파를 추출, 시각화, 분석해요.제약 조건 작성기는 다양한 다운스트림 SOC 설계 프로세스의 모든 모드에 대해 모든 유형의 제약 조건을 생성해요.

엑셀리콘의 고급 타이밍 제한 기능들

SoC 설계자는 인수를 통해 설계 종결을 가속화하고 관리를 통해 제약조건의 정확성을 높일 수 있어요.

왜 제약조건 빌더예요?

컨스트레인츠 빌더는 형식 제약조건 컴파일러 도구예요. 모든 모드와 계층 수준에 대해 SDC를 자동으로 생성해서 타이밍 클로징 주기를 단축시켜줘요.제약 조건 작성기는 다양한 응용 프로그램의 사인오프 품질 구성 시 정확한 타이밍 제약 조건을 자동으로 컴파일, 계층적으로 전파 및 관리해요.

자주 묻는 질문

제약조건 생성 과정은 발견으로 시작해요. 도구가 끝점에서 시작하여 설계 계층의 역방향 전파를 통해 클럭과 모드를 식별해서 디자이너가 클럭킹 구조를 시각화하고 설계 모드를 결정할 수 있게 해요.