젠셀리콘 소프트웨어 포트폴리오

Gencellicon은 Siemens EDA 타이밍 클로저 및 초기 설계 계획 제품군으로, 다음을 포함하여 전체 설계 활동 스펙트럼에서 타이밍 클로저를 가속화하는 포괄적인 솔루션을 제공해요.

1. 저작, 컴파일, 인증, 공식 검증, 다중 모드 접근 방식을 사용한 관리 등 타이밍 제약이 있어요.
2. 최적의 분할 시나리오를 예측하고 PPA 지표를 추정하고 초기 평면도를 개발하기 위한 초기 설계 계획이에요.
3. CTS 이전 및 CTS 이후 클러킹 분석 (클럭 예외 및 스큐 그룹 정의를 포함하는 CTS 안내 파일 생성 포함)

더 많은 기능의 통합과 엄격한 PPA 요구 사항으로 인해 SoC 설계가 점점 더 복잡해지면서 설계자들은 기능, 성능, 제조 가능성을 최적화하기 위해 비용과 시간이 많이 드는 수많은 반복을 해야 해요.

타이밍 제약 개발과 검증은 구현 흐름의 모든 단계에서 중요해요.디자이너들은 다양한 작업을 지원하기 위해 다양한 제약조건 스타일을 만들고 관리해야 해요.

칩 기능이 커지면서 클럭 디자인도 점점 복잡해지고 있어요. 분석을 하고 중복을 없애고 CTS 엔진을 최적의 클록 트리 구조로 안내하는 데 상당한 노력이 필요해요.

Gencellicon 제품군은 설계 프로세스를 자동화하고 가속화하여 칩 개발 및 타이밍 클로저의 주요 문제를 해결해요.쉬프트-레프트 방법론과 함께 사용하면 비용, 일정, 설계 반복을 줄여 더 예측 가능하고 효율적인 SoC 설계 주기가 가능해요.또한 고품질 RTL 사인오프를 촉진하여 합성이나 P&R에서 RTL로의 재작업 위험을 최소화할 수 있어요.