CTS 이전의 시계 네트워크 분석해
클록 분석기는 RTL하고 구현 엔지니어가 클럭 네트워크 토폴로지를 이해하는 데 있어 디버그 시간을 최소화할 수 있도록 클록 설계를 도와줍니다.구현 엔지니어가 CTS 타이밍 제약을 정의하여 CTS 반복을 제거할 수 있어요.
클록 분석기는 클로킹 아키텍처, 클록 로직, 클록 토폴로지, 파형의 상세한 시각적 다이어그램을 생성해 SOC 전반의 클럭 전파를 이해하는 데 도움이 돼요. 그리고 쉽게 읽을 수 있도록 클로킹 다이어그램을 단순화할 수 있어요.디자이너들은 클럭 상호작용, 클록 트리 예외, 스큐 그룹, 모드 충돌 또는 기타 정보를 결정하는 데 있어 클럭킹 로직을 탐색할 수 있어요.
클록 분석기는 RTL하고 구현 엔지니어가 클럭 네트워크 토폴로지를 이해하는 데 있어 디버그 시간을 최소화할 수 있도록 클록 설계를 도와줍니다.구현 엔지니어가 CTS 타이밍 제약을 정의하여 CTS 반복을 제거할 수 있어요.
파워 도메인, 밸런싱 문제, DRC, 클록 트리 예외, 모드 충돌, CTS와 관련된 모든 SDC의 유효성 검사 전반에서 CTS 구현을 확인하는 기능을 제공해요.
클록 분석기는 클럭 네트워크 브랜치를 분석해서 클럭 네트워크의 독립 브랜치의 스큐 그룹을 결정하고 최적화하여 영역, 전력, 클럭 네트워크의 혼잡을 줄일 수 있어요.