テストソフトウェア用のTessentのマルチダイ設計

なぜテッセントはマルチダイスしたのですか？

Tessent Multi-Dieを使用すると、2.5Dおよび3Dアーキテクチャに基づく次世代集積回路（IC）の重要なテスト設計（DFT）タスクを劇的にスピードアップして簡素化します。

Tessent Multi-Dieは、2.5Dおよび3D IC設計に関連する非常に複雑なタスクに対応する包括的なDFT自動化ソリューションを提供し、Tessent TestKompress、ストリーミングスキャンネットワーク、IJTAGソフトウェアとシームレスに連携します。

Tessent マルチダイは、統合されたTessentプラットフォームを使用して他のTessent製品とシームレスに統合されます。

より速く、よりシンプルなDFTにより、IC設計チームは準拠したハードウェアを迅速に生成できます。多次元設計に対応できるDFTテクノロジーにより、テストをより迅速に実装し、製造テストコストを最適化できます。

チップレット用のDFTは、スタンドアロンでテストするには汎用的でなければならず、2.5D/3Dデバイスで組み立てた後に簡単にテストできる必要があります。テッセントマルチダイの使い方を学びながら、IEEE 1149.1、IEEE 1500、IEEE 1838などの標準に準拠してください。

Siemens、長年のパートナーであるTSMCとの継続的な協力により、TSMCの最新かつ最先端のプロセスに関する複数の新製品認証とプロジェクトのマイルストーンが成功裏に達成されたことを発表しました。

AIチップは市場投入までの時間を積極的に目標としています。設計者は、このホワイトペーパーで説明されている技術を使えば、DFTとシリコンの育成にかかる時間を大幅に短縮できます。

テスト用デザイン（DFT）の利害関係者がTessent Multi-Dieソフトウェアを使用して、2.5Dおよび3D設計に関連する非常に複雑なDFTタスクを自動化する方法を学んでください

Siemens EDA のTessentマルチダイソフトウェアは、3D ICの自動化を可能にします。Tessent Multi-Dieソフトウェアの詳細については、このファクトシートをダウンロードしてください

インテルの主任エンジニア、Dave Dehnertが、大規模なSoCでのTessentストリーミングスキャンネットワークの使用について話しています。

Tessentグループのエンジニアリング担当副社長であるJanusz Rajskiが、2023年の欧州試験シンポジウムで、試験設計（DFT）におけるシリコンライフサイクル管理の役割に関する基調講演を行います。