CTS以前のクロックネットワークを分析してください
Clock Analyzerは、RTLや実装エンジニアがクロック設計を行う際に、クロックネットワークのトポロジーを理解する際のデバッグ時間を最小限に抑えるのに役立ちます。実装エンジニアは、CTSのタイミング制約を定義して、CTSの繰り返しを省くことができます。
Clock Analyzerは、クロッキングアーキテクチャ、クロックロジック、クロックのトポロジと波形の詳細なビジュアルダイアグラムを生成するので、SOC全体のクロック伝播を理解しやすくなり、クロッキングダイアグラムを簡略化して読みやすくすることができます。設計者は、クロックの相互作用、クロックツリーの例外、スキューグループ、モードの競合、その他の情報を判断する際に、クロッキングロジックを調べることができます。
Clock Analyzerは、RTLや実装エンジニアがクロック設計を行う際に、クロックネットワークのトポロジーを理解する際のデバッグ時間を最小限に抑えるのに役立ちます。実装エンジニアは、CTSのタイミング制約を定義して、CTSの繰り返しを省くことができます。
電力領域全体にわたるCTSの実装、バランス調整の問題、DRC、クロックツリーの例外、モードの競合、CTSに関連するすべてのSDCの検証をチェックする機能を提供します。
クロックアナライザーは、クロックネットワークの分岐を分析することで、クロックネットワークの独立した分岐のスキューグループを決定して最適化し、クロックネットワークの面積、電力、混雑を減らすことができます。