物理的な実装に関する洞察
all
RTL分析、調査、パーティショニング
チッププランナーは、RTLを調べて、選択した基準に基づいてさまざまなパーティションオプションを提案できるように設計されています。新しいRTL再パーティションでは、対応するSDCが自動的に生成されます。
ゲンセリコン
チッププランナー
設計者の目標に基づいて、設計の最適なパーティショニングシナリオを分析してください。物理的な問題を早期に解消するためのRTLの実現可能性分析。RTLでPPAを見積もり、早期の間取り図を作成します。すべての下流ツールの販促資料を生成してください。
チッププランナーが選ばれる理由
Gencellicon Chip Plannerは、設計者が従来の実装ツールに依存することなく、設計の物理的実装の実現可能性を非常に早い段階で深く理解できる、最初のシフトレフトツールです。設計者は、特定された指標に基づいてさまざまなフロアプランシナリオを検討できます。what-if分析を実行して、実装に最も効率的なシナリオを選択できます。
物理的な実装に関する洞察
all
初期のRTLフロアプランニング
チッププランナーは、設計の物理的な実装に関する早い段階での洞察を提供し、設計者が自動生成された多くの間取り図の中から1つを選択して、可能な限り最良の間取りを選択するためのwhat-if分析を提供します。
間取り図の検証
all
正しいデザイン表現を確認してください
チッププランナー独自のフロアプラン検証により、設計者は実際の設計記述の網羅的なルールに照らしてフロアプランを検証し、RTL、フロアプラン、ポート配置、ルーティングの不一致をチェックできます。