DFT 検証の課題に対応した設計
最大40Bゲートの設計サイズのフルチップシステムオンチップ(SoC)でネットリストまたはレジスタ転送レベル(RTL)を効率的に処理します。
従来の構造テスト、メモリ組み込みセルフテスト(MBIST)、またはより高度なテスト用設計(DFT)、パラメトリック、I/O 特性評価、さらには機能テストなどの形式を実行している場合でも、Veloce DFT App は、プロダクション SoC で実行されるさまざまな DFT テストモードをすべて処理できます。
当社の営業チームにご連絡ください 1-800-547-3000

Veloce Design-for-Test(DFT)アプリは、テストパターン検証の設計にシフトレフトアプローチを提供します。Veloce DFT Appはエミュレーションに最適化されたDFTパターン検証フローで、従来のソフトウェアシミュレーションよりも高速です。DFTアプリは、ATE(自動テスト機器)で実行されるさまざまなタイプのテストパターンのすべてと互換性があります。Veloce DFT App は Veloce Fault アプリと完全に互換性があり、障害カバレッジを正確に測定したり、機能的な障害評価指標を提供したりできます。Veloce Power App、電力プロファイリング、パターン推定と組み合わせて使用することで、非常に堅牢な生産プログラムを実現できます。
最大40Bゲートの設計サイズのフルチップシステムオンチップ(SoC)でネットリストまたはレジスタ転送レベル(RTL)を効率的に処理します。
Veloce DFT は、従来のシミュレーションよりも桁違いに優れています。場合によっては、パフォーマンスの16K倍にもなります
Veloce DFT App は、業界全体の標準テストインターフェイス言語(STIL)ファイル形式をサポートしています
SoCを完全に検証するために実行しなければならないテストパターンの数には、時間と費用がかかります。このような大規模なパターンセットは、製造納期を危険にさらさないように、最初のシリコン製造時に堅牢で機能するものでなければなりません。Veloce DFT Appとエミュレーションベースのアクセラレーションにより、ソフトウェアシミュレーションよりも1万倍も速いため、より正式な検証プロセスを確立して目標を達成できます。

Veloce DFTでは、設計の構造解析が実行され、製造プログラムのカバーホールが解消されます。このような一連の障害が見つかり、スティミュラスが生成されると、Veloce DFT アプリと Fault アプリは、テストの実行と障害の注入のプロセスを反復的に完全に自動化します。得られたフォールトカバレッジをATPGカバレッジデータベースと統合して、最終的なテストプログラムカバレッジを実現できます。

構造DFTテスト手法では、機能的でないテスト専用のロジックが設計に追加されます。この場合、電力網や設計のレイアウトが、この余分なロジックに対して最適化されず、テストで電力、温度、速度のイベントが発生し、歩留まりが低下し、プロジェクトの収益に影響を与える可能性があります。Veloce DFT App と Veloce Power App を組み合わせて使用すると、設計と計画の早い段階で電力事象と見積もりを把握できます。
