カタパルトハイレベル合成および検証イベント

組み込みシステムは、プロセッサが提供できるよりも多くの計算能力を必要とします。ハードウェアアクセラレータは解決策を提供します。このセッションでは、機械学習と画像処理の実際の例とともに、C++をASIC/FPGA用のRTLに変換するHLSについて説明します。

この講演では、高位合成（HLS）を使用して、ASICまたはFPGAテクノロジーを対象としたカスタマイズされたAIアクセラレータを開発する方法について説明します。AI推論をエッジシステムに実際に導入する方法を学びましょう。

北米イベントにご参加ください。アイデア、情報、ベストプラクティスを交換するための専用環境で、自分の役割を主導し、お客様と成功を収めることができます。

ミュンヘンでは、ピアによるテクニカルセッションが幅広いトピックにわたって共有されるので、新しい概念を探求したり、専門分野を深く掘り下げたりすることができます。

このワークショップでは、ハイレベル合成と、ハードウェアアクセラレータを迅速かつ正確に作成する上での利点について説明します。HLSを使ったウェイクワードアルゴリズムの設計と検証を段階的に説明します。

エッジ推論のためのパフォーマンス、エリア、リソースのバランスをとるために、SoftMaxのアーキテクチャとマイクロアーキテクチャを調べてください。進化するアルゴリズムに遅れずについていくためのアジャイルなFPGA設計ワークフローをご覧ください。

このハンズオンセッションでは、C++関数をハードウェア実装に変換する技術である高位合成を紹介します。RISC-Vコプロセッサーを作成し、それをロケットコアの設計に統合します。

ハイレベルシンセシスと、ハードウェアアクセラレータを迅速かつ正確に製造することの利点をご覧ください。HLSを使ったウェイクワードアルゴリズムの設計と検証を段階的に説明します。

私たちと一緒にEDA AIの機能を調べて、未来がどうなるか見てみましょう。専用の集中型EDA AIプラットフォームを持つという壮大なビジョンについて話し合います。

このワークショップでは、ハイレベル合成と、ハードウェアアクセラレータを迅速かつ正確に作成する上での利点について説明します。HLSを使ったウェイクワードアルゴリズムの設計と検証を段階的に説明します。

機械学習をハードウェアに導入する際の課題と解決策について貴重な洞察を得てください。HLSとhls4mlがどのようにニューラルネットワークベースのハードウェアアクセラレータの開発を合理化し、業界の将来の基本となるかを理解してください。

User2Userは、Siemens EDA ツールを使用して最先端の製品を設計する技術専門家仲間と学び、成長し、交流する機会です。

HLSを使ってC++をASIC/FPGA用のRTLに変換し、カスタムアクセラレータを有効にする方法を学びましょう。セッションでは、組み込みシステムの機械学習と画像処理におけるHLSのベストプラクティスと実際の例について説明します。

ハードウェアアクセラレータを迅速かつ正確に作成するためのハイレベルシンセシスについて調べてください。ウェイクワードアルゴリズムによるRTL設計と検証について説明し、Catapult AI NNを紹介します。HLSをPythonに拡張してAI HW開発を迅速化します。

DVCon USにご参加ください。ショートワークショップ、昼食会、論文、ポスターセッションに参加してください。Siemens スがよりスマートな未来をより迅速に設計するのをどのように支援できるかを知るには、ブース301にぜひお立ち寄りください。

Siemens EDA を訪問して、電子システムと集積回路の設計と検証のための言語、ツール、方法論、標準の実践的な応用に焦点を当てて、独自のフローを改善してください。

Siemens EDA を訪問して、電子システムと集積回路の設計と検証のための言語、ツール、方法論、標準の実践的な応用に焦点を当てて、独自のフローを改善してください。

Ankur Guptaの基調講演「AIがエッジ向けの半導体設計をどのように再定義しているか」を見てください
9月10日火曜日の午前11時15分

Siemens EDA を訪問して、電子システムと集積回路の設計と検証のための言語、ツール、方法論、標準の実践的な応用に焦点を当てて、独自のフローを改善してください。

Siemens EDA を訪問して、電子システムと集積回路の設計と検証のための言語、ツール、方法論、標準の実践的な応用に焦点を当てて、独自のフローを改善してください。

この講演では、HLSを使用して、1つのアルゴリズムの記述からAIアクセラレータの複数のRTL実装をすばやく作成して評価する方法を示します。

2024年6月23日から27日にかけて、カリフォルニア州サンフランシスコで開催されるDAC 2024で、Siemens 電子設計自動化（EDA）の専門家を訪ねてください。

組み込みシステムの計算能力に対する需要は増え続けています。HWアクセラレータへの機能の移行は非常に重要です。HLSは、C++関数をASICまたはFPGAのハードウェア記述に変換することで自動化し、IPとMLの効率を高めます。

情報満載のチュートリアル、昼食会、ワークショップ、論文、ポスターセッションに参加し、展示ブースを訪れて、Siemens よりスマートな未来をより迅速に設計するのをどのように支援できるかを学びましょう。

HLSを使用して5G L1スタックの特定の機能をSWからHWに移行する方法を示します。HLSは、他の方法では不可能かもしれない実用的な5G展開を可能にします。

このハンズオンクラスでは、参加者にHLSを使用して推論アクセラレータを開発してもらいます。参加者は、特注の推論アクセラレータを作成する方法と、それが組み込みシステムにもたらす利点について理解することができます。

AIHWのTessent Embedded Analytics チームから、AI SoCの複雑な機能的挙動に関する比類のない可視性と洞察を発見し、ASICおよびFPGAベースの設計にRISC-Vアーキテクチャの力を活用する方法についても学びましょう。

カタパルトとPowerPro は今年、DACで非常に多くのセッションを開催しました。NVIDIA のセッションとテレチップスのセッションがありました。以下のオンデマンドリンクを使用して、ブースでのプレゼンテーションをチェックしてください。

CEAは、オープンソースのDLフレームワークであるN2D2とCatapult HLSを橋渡しして、ハードウェアアクセラレータの設計プロセスを短縮し、新しいAIアルゴリズムに対応できるようにする方法論を提示しています。

Telechipsは、C++ HLSを使用してAXI4仕様を完全に満たすAXI4マスターIPを設計しました。複数の未処理およびバーストを使用して高いスループットを実現しながら、DMAブロックへのソフトウェアのようなアクセスを提供します。

Catapult HLSを使用したFPGAでのHEVCエンコーダー（クヴァザール）実装の複雑さの管理

Panu Sjövall博士は、Catapult HLSを使用して、組み込みのリアルタイムHEVCイントラエンコーダーをハードウェアにどのように実装できたかを明らかにします。

このウェビナーでは、値の範囲分析に基づいたシンプルで堅牢な量子化方法を紹介します。

高位合成は、北米とヨーロッパのU2Uで非常に話題になりました。2023年のU2Uセッションをすべてチェックしてください。

IPレベルでは、カタパルトを使用して1年以内にISPが設立されました。これは、従来のRTLでは不可能だった作業です。デザイナーの経験への依存を減らすために、AI支援のDSEツールを導入しました。

ウェビナー「HLSを使用したデータフローCNNアクセラレータの低電力および機能安全のためのアーキテクチャの改善」の詳細をご覧ください。

C++とSystemC/MatchLib HLSが、単にシステムCをRTLに変換するだけではないことを学びましょう。言語の選択、アーキテクチャの探索、電力の見積もり、最適化について説明します。これらはすべて、競争力のあるRTLを迅速かつ安価に提供するのに役立ちます。

HW/SWの共同設計とHLSを含む設計フローにより、開発者は計算量の多い機能を組み込みプロセッサ上で動作するソフトウェアから、疎結合バスベースの周辺機器としてハードウェアベースのアクセラレータに移行できます。

高位合成を使用してPythonから合成可能なRTLに移行し、カスタムAIアクセラレータを思ったよりも迅速かつ簡単に展開する方法を学びましょう。

コーネル大学がHisParse：スパース行列の密ベクトル乗算のアクセラレータを紹介します。HLSの実装とシミュレーションの両方を使用して、そのスパースアクセラレータは、帯域幅とエネルギー効率の向上とともに有望なスピードアップを実現します。

FNALは、NNオートエンコーダーモデルを耐放射線性のASICに実装して、損失の多いデータ圧縮を実行できることをデモしています。これにより、検出器のエネルギープロファイルの重要な情報を維持しながら、データ送信の問題を軽減できます。

5G標準は、費用対効果の高い最高の製品を構築できる人なら誰にでもハードウェア開発の世界を開きます。Catapult、Questa、Veloceは、5Gシステム設計の統合された信頼性の高い設計および検証ソリューションを可能にします。

本ウェビナー、れっきなASA Microsystems社、社、長、3輪晴栄栄子子子、「日本sodx大生 ～」「日本付親子生 ～」「日本製鋼大生」～」と付随する、ASA マイクロシステムズ社、本社

このウェビナーでは、特定のアプリケーション向けに厳密に最適化された、劇的に優れたハードウェアとソフトウェアを実現する、データ主導型のハードウェア設計の新しいモデルを紹介します。

このチュートリアルでは、HLSアルゴリズムの変換を、完全なソフトウェア実装から、ハードウェア要素とソフトウェア要素を組み合わせた高性能で効率的な実装へのサンプルアルゴリズム変換を示します。

HLSの概要と、HLSを使用してアプリケーション固有のアクセラレータを作成する方法の概要です。ハードウェアとソフトウェアの観点から、これらのアクセラレータをプロセッサベースのシステムに統合する方法を示します。

HLSは正確なパーティショニングを可能にすることで、真のハードウェア/ソフトウェアの共同設計を可能にします

SWアクセラレータとハードウェアアクセラレータ間の機能の調査と交換

バストラフィック、メモリ使用率、プロセッサ負荷を最適化します。

チップ設計へのHLSの採用は、設計と検証の複雑さの増大と市場投入までの時間のプレッシャーによって推進されています。HLSを使用すると、設計者は全体的な設計と検証のフローを短縮することで、チップをより早く市場に投入できます。

この講演では、HLSを使用して重要な設計トレードオフの決定を行うために必要なデータを提供する方法を探り、HLSがMBSEフローのシステム検証をどのように実現できるか、そしてHLSがサプライチェーンのリスクを軽減する方法についても説明します。

どのカタパルトHLSフローがJPL-NASAのニーズにより適しているかを理解するために、ハリスコーナー検出器の画像処理コアをアンタイムドC++とタイムドSystemCの両方で実装しました。各フローから学んだ教訓が提示されます。

このチュートリアルでは、独自の視点からデザインの品質の問題に取り組みます。

このワークショップでは、さまざまな抽象化レベルで実行されるデザイン例を紹介し、設計プロセスの各段階で達成できるさまざまな検証目標を探ります。

ハーバード大学は、ハイレベル合成powered by アジャイルなアルゴリズムとハードウェアの共同設計および共同検証方法論に光を当てました。これにより、フロントエンドのVLSI設計の労力を桁違いに削減できました。

このセッションでは、HLSを使用してさまざまなタイプのアクセラレータを作成する方法と、それらをRISC-Vプロセッサ設計に統合する方法を示します。例として、AI推論アルゴリズムと暗号化アルゴリズムを使用します。

アルゴリズムをハードウェアに展開するには、アルゴリズムとそのデータ依存関係を理解する必要があります。HLSを介したRTLへの自動パスを使用して、C++の記述からこれらの洞察を得るための自動化された方法について説明します。

アルゴリズムをハードウェアに展開するには、アルゴリズムとそのデータ依存関係を理解する必要があります。HLSを介したRTLへの自動パスを使用して、C++の記述からこれらの洞察を得るための自動化された方法について説明します。

このウェビナーでは、既知の信頼できるRTL検証手法を適用しながら、より高い抽象度で包括的な検証をより迅速に実現する方法を示しています。

このプレゼンテーションでは、今後のプロジェクトで開発プロセスをスピードアップするために使用できるCatapult HLSプラットフォームの高レベルの技術的概要を紹介します。

この円卓会議では、ハードウェア/ソフトウェア共同設計の興味深いアプローチと、それらのアプローチの長所と短所について話し合います。Siemens アヌープ・サハとラッセル・クラインが司会を務め、ハーバード大学のティエリー・タンベが参加しました。

この講演では、エッジ用のシリコンと、小型で低コストでエネルギー効率の高いハードウェアに強力な機械学習アルゴリズムを導入するのに役立つ設計上の選択肢に焦点を当てます。

AIは組み込みシステムのいたるところに普及する見込みです。非常に長い延長コードを持っていかなくても、低消費電力で計算能力に制約のあるデバイスに推論を効果的に導入する方法を学んでください。

基調講演では、HLSからハードウェアソフトウェアの共同設計まで、シリコン設計プロセスの過去、現在、未来、ディスラプション、最新の技術動向を取り上げています。