ファウンドリーサポート

GlobalFoundries Inc.（GF）は、世界をリードする半導体メーカーの1つで、最先端技術と主流技術の両方を対象に、設計、開発、製造のサービスを独自に組み合わせて提供しています。GlobalFoundriesは、広範囲にわたる高成長市場でリーダーシップを発揮する、機能豊富なプロセス技術ソリューションを開発・提供することにより、イノベーションと半導体製造を再定義しています。GlobalFoundriesとSiemens EDA は、共通の顧客の設計、検証、製造プロセスの生産性と成果を向上させるために、幅広いプロジェクトで頻繁に協力しています。

グローバル・ファウンドリーズ

グローバル・ファウンドリーズのカバレッジ表

✔: 認定済み; REQ: サービスリクエストによるみ

[1]: mPower Digital はすべてのテクノロジーノードで認定されています。AnalogはGFによって公式にサポートされていませんが、mPower 製品チームがご要望に応じてお客様をサポートすることがあります。

[2]：キャリバー・スマートフィルはPOR（記録計画）が20nm以下で、ダミーフィルが20nm以上です。

[3]: 45nmプロセスノードは、特にRF SOI CMOSテクノロジーをサポートしています。

[4]: 55nmにはDRC+キットがありますが、65nmにはありません。

[5]: Calibre PERC デッキは55LP PDKでのみ使用できますが、他の65/55nmPDKでは使用できません。

●: Siemens、認定されていないプロセスノード用の技術ファイルを提供します。ご要望については、Aprisa製品チームにお問い合わせください。

Intel Foundryは、マスクの生成からウェーハ製造、業界をリードする選別およびテスト機能まで、お客様固有の製品ニーズを満たす幅広い製造サービスを提供しています。インテルの高度なパッケージング技術により、複数のプロセステクノロジーにわたる多様なコンピューティングエンジンを1つのダイスと同様の性能パラメータで統合できますが、プラットフォームの範囲はシングルダイ統合のダイサイズの制限をはるかに超えます。研究開発 (R&D) と製造のグローバルリーダーとして、インテルはあらゆる既存および進化する市場セグメントにおいて、業界をリードするプラットフォームソリューションを最適化し、お客様に提供することを常に目指しています。

インテル・ファウンドリー

インテルファウンドリーアクセラレーター-EDAAlliance、インテルファウンドリーの最先端プロセス技術で製造された次世代のシステムオンチップ（SoC）の設計と製造のためのecosystem システムの確立に取り組んでいます。このイニシアチブは、共通の顧客製品の市場投入までの時間を短縮しながら、リスクを軽減し、設計上の障壁に取り組むことに重点を置いて、Intel Foundryとそのecosystem パートナー間の協力を促進します。アライアンスの一環として、Siemens EDA はIntel Foundryと緊密に連携して、クラス最高のIC設計ツール、フロー、および方法論をインテルの世界クラスのプロセスに最適化します。

インテル・ファウンドリー・アクセラレーター-EDAAlliance

インテル・ファウンドリーの補償範囲表

✔: 認定されています（2026年7月現在）

[*]: xACTはIntel Foundry 18Aプロセスノードで寄生抽出が可能になりましたが、外部のお客様にはリリースされませんでした。

組み込みマルチダイインターコネクトブリッジ（EMIB）

組み込みマルチダイインターコネクトブリッジ（EMIB）は、有機パッケージの基板キャビティに埋め込まれた小さなシリコン片です。高速で高帯域幅のダイ・ツー・ダイ・インターフェース経路を提供します。Siemens、ダイ/パッケージの共同設計、機能検証、物理レイアウト、熱、SI/PI/EMIR分析、アセンブリ検証からの認定設計フローを提供します。

Samsung Foundryは、3D/2.5D向けの統合パッケージソリューションや柔軟で効率的なクラウドベースの設計環境など、高度なプロセステクノロジーを幅広く取り揃えているお客様に、競争力のあるプロセス、設計技術、IP、大量生産能力を提供します。のパートナーとして サムスン・アドバンスト・ファウンドリー・Ecosystem （SAFE™）プログラムでは、Siemens EDA はSamsung Foundryと共同プロジェクトを行い、共通の顧客が信頼する高度なプラットフォームとテクノロジーにより、ますます洗練されたデザインを実現できるようにしています。

サムスンファウンドリー

サムスンのカバレッジ表

✔: 認定されています（2026年7月現在）

[1]: mPower Analog は4LPP、14LPU、LL1318GPFの認定を受けており、mPower Digital は5LPEの認定を受けています。

[2]：キャリバー・スマートフィルはPOR（記録計画）が20nm以下で、ダミーフィルが20nm以上です。

●: Siemens、まだ認証されていないプロセスノード用の技術ファイルを提供します。ご要望はAprisa 製品チームにお問い合わせください。

台湾半導体製造会社（TSMC）は、純粋鋳造のビジネスモデルを開拓しました。自社の名前で半導体製品を設計、製造、販売しないことを選択したTSMCの成功の鍵は、常に顧客の成功に焦点を当てることでした。TSMC製の半導体は、スマートフォン、ハイパフォーマンスコンピューティング、モノのインターネット（IoT）、自動車、デジタルコンシューマーエレクトロニクスなど、さまざまなエンドマーケットで幅広いアプリケーションが使用され、大規模で多様なグローバルな顧客にサービスを提供しています。

TSMC

TSMC EDAAlliance、顧客がTSMCプロセス技術を採用する際の設計上の障壁を軽減します。シーメンスEDAはEDAアライアンスのパートナーとして、TSMCの設計技術チームと緊密に連携して、TSMCの高度なプロセス開発ロードマップに沿った新しいEDAツール機能の実現や、TSMCの設計方法論をリファレンスフローに実装することで、お客様の相互の設計ニーズに対応しています。このコラボレーションを通じて、TSMCとSiemens EDA は、共通の顧客がPPA目標をより短期間でよりよく達成できるようにします。

TSMC EDAALLIANCE

TSMCの補償範囲表

✔: 認定済み; WIP: 作業中 (2026年7月現在)

[1]：キャリバー・スマートフィルはPOR（記録計画）が20nm以下で、ダミーフィルが20nm以上です。

[2]：mPower Analog gは完全に認定されていますが、mPower Digital の認定は最新のプロセスデリバティブバリアントで進行中です。

[3]：最新のプロセスデリバティブバリアントのAprisa 2nmサポートは、本日より早期アクセスです。現在、Tier-1のお客様とN2のプロダクションテープアウトに取り組んでいます。

●: Siemens、まだ認証されていないプロセスノード用の技術ファイルを提供します。ご要望はAprisa製品チームにお問い合わせください。

ICパッケージングワークフロー認証

TSMCとの継続的なコラボレーションにより、その一部であるInFO統合技術の自動ワークフロー認証が成功しました。 3dFabric プラットフォーム。共通のお客様にとって、この認定により、クラス最高のEDAソフトウェアと業界をリードする高度なパッケージ統合技術を使用して、革新的で差別化された最終製品を開発することができます。

私たちの自動化されたInfo_OSとInfo_POPのデザインワークフローは TSMCによって認定されました。これらのワークフローには次のものが含まれます Innovator3D IC、 HyperLynx DRC、と Calibre nmDRC テクノロジー。

統合ファンアウト（InFo）

TSMCの定義によると、InFOは革新的なウェーハレベルのシステム統合テクノロジープラットフォームであり、高密度RDL（再分配層）とTIV（Through InFo Via）を特徴としており、高密度の相互接続と、モバイル、ハイパフォーマンスコンピューティングなどのさまざまなアプリケーションのパフォーマンスを実現します。Infoプラットフォームは、特定のアプリケーションに最適化された2Dと3Dのさまざまなパッケージスキームを提供します。

info_OSはInFOテクノロジーを活用し、より高密度の2/2µmのRDL線幅/スペースを特徴としており、5Gネットワークアプリケーション向けの複数の高度なロジックチップレットを統合しています。これにより、SoCで最小40µmのI/Oピッチ、最小130µmのC4 Cuバンプピッチ、65x65mmを超える基板のレチクルサイズInFOのハイブリッドパッドピッチが可能になります。

業界初の3DウェーハレベルのファンアウトパッケージであるInfo_POPは、高密度のRDLとTIVを備えており、モバイルAPをモバイルアプリケーション用のDRAMパッケージスタッキングと統合します。FC_POPと比較すると、Info_POPは有機基板やC4バンプがないため、プロファイルが薄く、電気的および熱的性能が優れています。

チップ・オン・ウェーハー・オン・基板（CoWOS）

3Dターゲティング、AI、HPCのロジックとメモリを統合します。Innovator3D ICは、CoWOSデバイスアセンブリ全体の3Dモデルを作成、最適化、管理します。

ウォーター・オン・ウェハー（WoW）

Innovator3D ICは、詳細な設計と検証に役立つ3Dデジタルツインモデルを作成、最適化、管理します。

システム・オン・インテグレーテッド・チップ（SoIC）

Innovator3D ICは、Calibreテクノロジーによる設計と検証を推進する3Dデジタルツインモデルを最適化および管理します。

タワーセミコンダクターは、自動車、コンシューマー、医療、産業、航空宇宙・防衛など、世界で最もエキサイティングで成長を続ける分野の最前線に高度なアナログ技術と製造ソリューションを提供しています。タワーセミコンダクターは、差別化された製品を製造するためのカスタマイズされたアナログソリューションを専門としており、無線周波数（RF）、高性能アナログ（HPA）、統合電源管理、CMOSイメージセンサー（CIS）、非イメージングセンサー（NIS）、ミックスドシグナルCMOS、マイクロ電気機械システム（MEMS）機能などの最先端のプロセステクノロジーを提供しています。高度な技術プラットフォームを補完するために、同社は設計支援サービスも提供しており、迅速かつ正確な設計サイクルを可能にする成熟した価値のあるツールを提供しています。

タワーセミコンダクター

✔: 認定済み; 要件:お客様のご要望による

[1]: mPower は、お客様のご要望によりすべてのノードでサポートされています。

ユナイテッド・マイクロエレクトロニクス・コーポレーション（UMC）は、3D IC統合用の高品質のハイブリッドボンディングまたはダイとウェーハを提供しています。

世界をリードする半導体ファウンドリー

電子産業のすべての主要セクターにサービスを提供するために、高品質のIC製造サービスとさまざまな専門技術を提供します。

3D ICハイブリッドボンディングワークフロー

Innovator3D IC IntegratorとCalibreテクノロジーを使用した3D ICアセンブリの検証と寄生抽出のためのファウンドリ設計キットを提供します。 詳しくはプレスリリースを読んでください。

UMCのカバレッジ表

✔: 認定済み; WIP: 作業中; REQ: サービスリクエストのみ

[1]：キャリバー・スマートフィルはPOR（記録計画）が20nm以下で、ダミーフィルが20nm以上です。