Verifica senza stimoli

Un'app formale completamente automatica per la ricerca di problemi che trova problemi profondamente nascosti dovuti ai comuni errori di codifica RTL, Formal Inspection consente di eliminare un'ampia gamma di problemi senza un banco di prova.

L'analisi della connettività all'interno di Questa One SFV è una soluzione completamente automatizzata per verificare in modo esaustivo la connettività statica e dinamica senza richiedere la conoscenza di linguaggi formali o di specifica delle proprietà.

Questa Increase Coverage è una soluzione formale automatica per ottenere più rapidamente la chiusura della copertura del codice, che risolve un fatto incontrovertibile di verifica: rimane sempre una parte del codice scoperto.

Le librerie Formal VIP AMBA e OnChip migliorano la qualità e riducono i tempi integrando competenze in materia di protocolli e metodologie in pacchetti di asserzioni riutilizzabili che supportano le più diffuse interfacce standard del settore.

Questa One SFV Property Verification scopre in modo esaustivo eventuali errori di progettazione che possono verificarsi, senza bisogno di stimoli specifici per rilevare il problema. Ciò garantisce che il design verificato sia privo di problemi in tutti gli scenari di input legali.

Questa One SFV Register Analysis automatizza la verifica esaustiva del comportamento del registro di controllo e di stato rispetto alle specifiche del registro CSV o IP-XACT.

L'analisi di sicurezza all'interno di Questa One SFV è una soluzione completamente automatizzata per verificare in modo esaustivo che solo i percorsi specificati possano raggiungere elementi di archiviazione critici per la sicurezza o la sicurezza.

Questa One SFV RTL Equivalence confronta automaticamente i blocchi di codice RTL delle specifiche e RTL di implementazione utilizzando un'analisi formale esaustiva. Non è richiesta alcuna conoscenza dei linguaggi formali o delle specifiche delle proprietà.

L'analisi della sensibilità X all'interno di Questa One SFV è una soluzione automatizzata che elimina in modo esaustivo i problemi «X» a livello RTL senza un banco di prova.

La soluzione Siemens Questa Equivalent FPGA garantisce che i flussi di implementazione dell'FPGA, come la sintesi e le ottimizzazioni di luogo e percorso, non introducano errori funzionali.

La verifica Gap Free ottimizza la qualità dei progetti digitali dimostrando tutte le funzionalità per tutti gli input, il che porta a tassi di fuga dei problemi senza precedenti.

La verifica della progettazione di alto livello con l'espansione Questa HL-SYC aiuta a eliminare i problemi prima della sintesi avviando la verifica nelle prime fasi del flusso.

Questa One SFV Trust Analysis utilizza un'analisi automatizzata per rilevare e segnalare problemi di vulnerabilità in materia di sicurezza.

Garantisce la conformità dei progetti RISC-V all'ISA e ai prerequisiti funzionali, accelerando la verifica eliminando la necessità della creazione di banchi di prova.

L'analisi della FPU SFV Questa One riduce significativamente il carico di lavoro di verifica, garantendo un allineamento accurato delle implementazioni in virgola mobile con i risultati desiderati.

La Fault Protection Analysis è una soluzione basata su una tecnologia formale, che analizza i guasti iniettandoli e ne verifica formalmente l'esito per la sicurezza e la protezione dell'hardware.

L'app Questa Post Silicon Debug sfrutta l'analisi formale e la sintesi delle proprietà per causare rapidamente i problemi logici all'interno di un SoC e dimostrare che le correzioni non interrompono nient'altro.